基于vhdl语言的fpga秒表设计电子实验报告new

《基于vhdl语言的fpga秒表设计电子实验报告new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、现代电子技术综合实验课程设计（2010级）题目：基于VHDL语言的FPGA秒表设计学生姓名学号指导教师专业班级×××××××××××××学院×××××提交日期2013年7月摘要摘要本文介绍了使用VHDL开发FPGA的一般流程，重点介绍了秒表的基本原理和相应的设计方案，最终采用了一种基于FPGA的数字频率的实现方法。该设计采用硬件描述语言VHDL，在软件开发平台ISE上完成，可以在较高速时钟频率（100MHz）下正常工作。该设计的秒表能准确地完成启动,停止,分段,复位功能。使用ModelSim仿真软件对VHDL程

2、序做了仿真，并完成了综合布局布线，最终下载到芯片Spartan-3E上取得良好测试效果。关键词：FPGA，VHDL，ISE。IAbstractAbstractThispaper,introducingageneralprocesstodevelopFPGAproductwithVHDL,focusesonthebasicprincipleofthestopwatchandthecorrespondingdesign.AschemeachievedbyFPGAisadopted.Inthisdesignplan,

3、weuseapopularhardwaredescriptionlanguage-VHDLandfinishtheprogramonthedevelopmentplatformISE.Thefinalproductioncancompletethestart,stop,segmentation,resetfunctionaccurately.Thissystemusesthesimulationtool-ModelSimtorunanddebugtheVHDLprogram,anddesignthecircui

4、tplacement.AgoodresultcanbeachievedwhentheprogramwasburntonthechipSpartan-3E.Keywords:FPGA,VHDL,ISE。II目录目录第一章引言........................................................................................1第二章基于FPGA的VHDL设计流程........................................

5、...............22.1概述................................................................................................................................................................22.2VHDL语言介绍.................................................................

6、.........................................................................22.2.1VHDL的特点......................................................................................................................................32.2.2基于VHDL的自顶向下设计方法.................

7、.................................................................................42.3FPGA开发介绍..........................................................................................................................................52.3.1FPGA简介...............

8、............................................................................................................................52.3.2FPGA设计流程........................................................