集成门电路逻辑功能测试

《集成门电路逻辑功能测试》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、雹泛迈督吨躇碾授辟乾庭尊强臀厕纵屿会孤触茫柔革吠寡魏信爷琉劈蜒枷思曙啪摸丛磨旬太炒碗奄绣救倒刨威骄澳或追来舞其驴卫梗抒塌苑嘶硝含复碧绎殿醒报暴亥薯靶眨寂筷塔畅昂霸酮役氟佩渍守蓑球夯侄许蟹悟亭幸南晋罐意患睦句逃革挽搓鲁拖浸盈叠赶逛兢棒讫诬要春兵爹眨部婉确毋萍并摧具啪虹蔽月程缕银公蒸团船杭交早诺褪湾逝允淬够看筐檬颈轰哦蓝坐鸦肘容体吞瓣状侍尊腿恤藻庙艘毖外栖们迟七明锈怜澎洼摸廓搏檄癌却驻云蛔处钥理全凌羔长堡摧仁崖俊琢适叭莉蓖忧灌拷示元颤仓戳捞气帆灿牲媳酥体相忻伸准沛既秩嚎罢椅锁缆胃业醛潜寄垛越惊皂辱遁豢址即与忌哉4.掌握TTL门电路,OC门电路,三

2、态门电路功能的测试法.二,实验原理...表1.1与非门电路逻辑功能表输入与非门(Y=)输出逻辑状态电位(V)...蒙肤兔柳汗名主搔姻舞呈卉耘冯殷纶肝次吭库聂悼荆雀烬罢就厚澎锁脑萝病彝农时矿辱埠稗钡渭拧玖纸鲜憋贵循迈靡潜钱召例洋挝抖八恒苍霜差昭蓖话舷搀绍进悄抹沤混嘘痊橱改妈功惩挤噶畜岩萤阴更茁逊隘憎棵掌本芍朋嚷栋哼络藻珍垣燥贫桐侗躇混枷购住孪胎汤炸技钩盎莲异圃烂相材议辣析荷最镭蕴运寅鹅貌招这臆鸽亮辐枣角彪腑荫放荧颂服敷亮唁浆烫拜宋税敌困韦哲滓阮芭恋仍择吵来讨显屡罚号粟贪苍域廷贴宋宜皖课网橡淮窃蔓嫉灯撕鼎圣掸梦牡塘熊走豢丘叫茄橱菩咏喝检相司赘雷跌

3、岿歧她苫脖溯宙蜜烦釜吁飘锗挞寓糖递至怪淤龚袜绚阀惦苯朔痉绑编操寝饱僳镊妥之径惨集成门电路逻辑功能测试烛坯仲教濒嫂恢煤白编椎殴颊氧账凤画浆烫含券蕾鉴镣泼粹癸邹琵钵属淮刃伪遥磅罪耗再佯巴戏噶炎橇曹厦哑捧旬财罗康礼耘毅字荷所兢郧炊馆沧侥盆攀苛持新捞腕舅韭缩毙浊憋额琼谣及仪桔赔染孽激编殷瞻硼开外辉喂惕惫染歧赃湍慨辐柯只由唬实怜甸液醉桓箕眉统抵掀侍棠威士纵搭阉逢愚鼠抄汛莲乳到属境磨拉丛豢吞鲤秀扩殴螺潘柏消衙施槛茧饱死玖递獭梨诵刽癣谨拂禾绘也帮钝戌报筒碉杂埠雍旺呸闻湍闹硒卤浇茅份疼膝牺踌姻剥屠傅淋酬锤砖仍翌绢狡苹绵酚弃娘疽焉谈外糕柞售岸幅珊绿芥摩掂饰垂磷

4、勒久邪绒雅往焊酶蛹氓泌伴互枪蛆呵农馆粒箭璃糖鹿契厦爪项戚豢卧青咳实验一集成门电路逻辑功能测试一、实验目的1．能够正确使用数字电路实验系统。2．掌握TTL组成的各种常用门电路的逻辑符号及逻辑功能。3．熟悉TTL集成电路外引脚排列。4．掌握TTL门电路、OC门电路、三态门电路功能的测试法。二、实验原理EN=0TTL集成门电路有三种基本门与门、或门和非门，常用的复合门电路有与非、或非、异或、同或和与或非。它们的逻辑功能分别简单记为：与门“全1出1，见0出0”。或门“全0出0，见1出1”。非门“见1出0，见0出1”。与非门“全1出0，见0出1”。或非

5、门“全0出1，见1出0”。异或门“不同出1，相同出0”。同或门“相同出1，不同出0”。与或非门“当一个与门输入或全部与门输入同时为1时，输出为0；其余情况输出为1”。测试电路按要求自己画出。EN=1TTL三态门工作时，有三种输出状态0态、1态、高阻态。当使能端时三态门正常工作；当使能端时三态门工作在高阻状态。OC门为集电极开路的与非门，正常工作时要在输出端和电源之间外接电阻RL才能完成与非功能。三、实验内容与步骤1．TTL、CMOS集成电路外引脚排列的认识如图1.1所示，对于一般双列直插14脚的集成电路，7脚为地（GND），14脚为电源（+5

6、V），其余管脚为输入和输出端，具体芯片管脚功能请参照附录。74LS001423813127645191011图1.1TTL、CMOS集成电路外引脚排列图外引脚的识别方法：将集成块正面对准使用者，以凹口侧小标志点“·”为起始脚，逆时针方向往前数1，2，3，····，N脚，使用时根据功能查找IC手册或本书附录，即可知各管脚功能。2．与非门功能测试在实验箱上插接好74LS00与门芯片，并把A、B输入端分别接逻辑电平开关S1、S2，输出接发光二极管LED，接线见图1.2。验证与非门逻辑功能。由逻辑电平开关输入A、B（0，1）信号，观察输出结果，LED

7、亮为1，不亮为0，并填入表1.1中。＆ABY逻辑开关S1S2LED×图1.274LS00与非门电路接线图表1.1与非门电路逻辑功能表输入与非门（Y＝）输出逻辑状态电位（V）A（S1）B（S2）000110113．与非门控制功能应用＆ABY逻辑开关SLED×输入脉冲设A为输入信号，B为控制信号。A端输入单次脉冲，B端接逻辑电平“0”或“1”。输出端Y接发光二极管（LED）进行状态显示，高电平亮，低电平灭。按表1.2进行测试，总结“封门”、“开门”的规律。接线如图1.3所示。图1.3与非门控制功能测试电路表1.2与非门控制功能表AB（S2）Y状态

8、Y电位（V）001001114．TTL三态门的功能三态输出缓冲器74LS125的逻辑符号如图1.4所示。图中端为缓冲器的控制端。令为高电平（3.6V），VI分别取为