计算机组织与结构第4章存储器组织与结构

计算机组织与结构第4章存储器组织与结构

ID:33833991

大小:2.28 MB

页数:105页

时间:2019-03-01

计算机组织与结构第4章存储器组织与结构_第1页
计算机组织与结构第4章存储器组织与结构_第2页
计算机组织与结构第4章存储器组织与结构_第3页
计算机组织与结构第4章存储器组织与结构_第4页
计算机组织与结构第4章存储器组织与结构_第5页
资源描述:

《计算机组织与结构第4章存储器组织与结构》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第4章存储器组织与结构1§4.1存储系统概述一、存储器分类1、按存储介质分类存储介质必须有区别明显的两个物理状态(表示0/1)*半导体存储器:如内存;*磁性材料存储器:如磁盘、磁带;*光介质存储器:如光盘非易失存储器←易失性存储器2、按存取方式及功能分类*顺序存取存储器(SAM):按记录块为单位进行编址,存取时间与读/写头到访问地址的相对位置有关;*随机存取存储器(RAM):按存储字为单位进行编址,存取时间与访问的地址无关(时间固定);23、按在计算机中的作用分类*直接存取存储器(DAM):信息存取区域定位与RAM类似,区域内操作

2、与SAM类似;*只读存储器(ROM):操作方式为只能取、不能存可由RAM或DAM构成,信息读取的定位由存储器结构决定*主存储器(MM):可直接与CPU交换信息的MEM构成—MOS型半导体、动态RAM和ROM*辅助存储器(AM):主存的后援MEM构成—磁性/光介质材料、SAM/DAM*高速缓冲存储器(Cache):CPU与主存间的缓冲MEM构成—MOS型半导体、静态RAM*控制存储器(CM):CPU内部存放微程序的MEM构成—MOS型半导体、ROM3二、主存储器的主要性能指标*容量(S):能存储的二进制信息总量,常以字节(B)为单位

3、*速度(B):常用带宽、存取时间或存取周期表示存取时间(TA)—指MEM从收到命令到结果输出所需时间;存取周期(TM)—指连续访存的最小间隔时间,TM=TA+T恢复*价格:常用总价格C或每位价格c表示,c=C/S。带宽(BM)—指单位时间内MEM最多可读写的二进制位数;BM=W/TM,其中W为一次读写的数据宽度,又称为“最大数据传输率”,以bps为单位TATMMEM响应地址和命令有效数据有效MEM响应MEM恢复地址和命令有效数据有效MEM恢复TATM4三、层次结构存储系统1、层次结构的引入*程序访问局部性规律:程序执行时,指令和数

4、据呈现的相对簇聚特性。*用户需求矛盾的解决方案:*用户需求的矛盾:需求—大容量、高速度、低价格矛盾—??时间局部性—被访问过的信息,可能很快被再次访问;空间局部性—被访问信息的相邻信息,可能很快被访问高速度、大容量、低价格近期常用数据—放在“前方”MEM(快而小)中;近期不用数据—放在“后方”MEM(慢而大)中。52、层次结构的存储系统(1)层次存储系统组成*思想:①用多种类型MEM构成前方-后方的层次结构;③各层MEM之间信息传递是“透明”的SM1<>BM2>>…>>BMn②前方MEM中信息为后方

5、MEM中信息的副本;寄存器M1M2Mn存储系统CPU…M1M2Mn(2)常见的存储系统层次结构围绕主存的层次结构一般为“Cache-主存-辅存”三种MEM构成的两个存储层次Cache辅存主存6*“Cache-主存”存储层次:--设置高速缓冲存储器目标—解决主存速度问题(Cache的速度,主存的容量)CPUCache主存辅助硬件主存地址*“主存-辅存”存储层次:目标—解决主存容量问题(主存的速度,辅存的容量)└→可能存在:(执行的)程序空间≥主存空间主存-辅存间信息交换CPU主存辅存辅助软件主存地址程序覆盖技术CPU主存辅存辅助软硬

6、件程序地址虚拟存储技术OS程序虚拟存储器--按程序地址访问的“存储器”用户程序7(3)层次存储系统的工作方式*程序执行需求:即将执行的指令和数据存放在主存中*层次存储系统的工作方式:虚拟存储器程序地址CPU辅存辅存地址产生硬件中断/异常,由OS处理虚存辅助硬件虚存辅助软件主存地址不命中命中主存主存CacheCache地址主存地址Cache辅助硬件不命中命中8§4.2半导体存储器基础静态RAM(SRAM)动态RAM(DRAM)半导体ROM(永久型)双极型RAM(TTL、ECL)MOS型RAM半导体RAM(易失型)MROMPROMEP

7、ROMEEPROM(E2PROM)FLASH*静态RAM—用触发器存储信息,长时间不访问及信息读出后信息值(状态)保持不变;*动态RAM—用电容存储信息,长时间不访问及信息读出后信息值(状态)被破坏,需及时恢复信息值(称为刷新及再生)。91、SRAM存储元的组成原理存储元—RAM中存储1位二进制信息的电路;一、静态RAM(StaticRAM,SRAM)保持—使W=V地→T5和T6截止→T1、T2状态保持不变;写入—①在W线上加正脉冲(时长为写入延迟)→T5和T6导通;②若写“0”,使D=V地、D=V中→T2截止→T1导通;若写“1

8、”,使T1截止→T2导通;读出—①在W线上加正脉冲;②D=D=V中→D或D产生压降(若信息为“1”则D电压下降)→用差动放大器可检测出所读信息,T1、T2状态保持不变(非破坏性读)。*6管MOS静态存储元工作原理:字选择线W6管MOS型静态存储元电

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。