高速adc的电源设计-texasinstruments

高速adc的电源设计-texasinstruments

ID:33918133

大小:1.46 MB

页数:11页

时间:2019-03-02

高速adc的电源设计-texasinstruments_第1页
高速adc的电源设计-texasinstruments_第2页
高速adc的电源设计-texasinstruments_第3页
高速adc的电源设计-texasinstruments_第4页
高速adc的电源设计-texasinstruments_第5页
资源描述:

《高速adc的电源设计-texasinstruments》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、高速ADC的电源设计作者:ThomasNeu,德州仪器(TI)系统与应用工程师系统设计人员正面临越来越多的挑战,他们需要在不降低系统组件(例如:高速数据转换器)性能的情况下让其设计最大程度地节能。设计人员们可能会转而采用许多电池供电的应用(例如:某种手持终端、软件无线设备或便携式超声波扫描仪),也可能会缩小产品的外形尺寸,从而需要寻求减少发热的诸多方法。极大降低系统功耗的一种方法是对高速数据转换器的电源进行优化。数据转换器设计和工艺技术的一些最新进展,让许多新型ADC可以直接由开关电源来驱动,从而达到最大化功效的目的。系统设计人员们

2、习惯在开关稳压器和ADC之间使用一些低噪、低压降稳压器(LDO),以清除输出噪声和开关频率谐波(请参见图1)。但是,这种干净的电源设计的代价是高功耗,因为LDO要求压降余量来维持正常的运行。最低压降一般为200到500mV,但在一些系统中其可以高达1到2V(例如,ADC的3.3-V电压轨产生自一个使用LDO的5V开关电源时)。图1从传统电源转到最大功效电源就一个要求3.3-V电压轨的数据转换器而言,300mV的LDO压降增加约10%的ADC功耗。这种效应在数据转换器中得到放大,因为它具有更小的工艺节点和更低的电源电压。例如,1.8V

3、时,相同300-mV压降增加约17%(300mV/1.8V)的ADC功耗。因此,将该链的低噪声LDO去除可以产生巨大的节能效果。去除LDO还可以降低设计的板级空间、热量以及成本。本文阐述了包括超高性能16位ADC在内的一些TI高速ADC可在ADC性能无明显降低的条件下直接通过开关稳压器驱动。为了阐述的方便,我们对两款不同的数据转换器(一款使用高性能BiCOM技术(TI的ADS5483),另一款使用低功耗CMOS技术(TI的ADS6148)进行了开关电源噪声敏感性研究。本文的其他部分对所得结果进行了一一介绍。BiCOM技术—ADS54

4、83这种工艺技术实现了宽输入频率范围下的高信噪比(SNR)和高无杂散动态范围(SFDR)。BiCOM转换器一般还具有许多片上去耦电容和非常不错的电源抑制比(PSRR)。我们对ADS5483评估板(ADS5483EVM)进行了电源研究,其具有一个使用TITPS5420开关稳压器(Sw_Reg)的板上电源;一个低噪声LDO(TI的TPS79501);以及一个外部实验室电源使用选项。我们使用图2所示不同结构实施了5次实验,旨在确定ADS5483通过一个开关稳压器直接运行时出现的性能降低情况。由于ADS5483模拟5-V电源到目前为止表现出

5、对电源噪声的最大敏感性,因此该研究忽略了3.3-V电源的噪声。ADS5483产品说明书中列出的PSRR支持这种情况:两个3.3-V电源的PSRR至少高出5-V模拟电源20dB。图2使用ADS5483EVM的5次实验电源结构5次实验的结构变化配置如下:实验1—一个5-V实验室电源直接连接到5-V模拟输入,同时绕过开关稳压器(TPS5420)和低噪声LDO(TPS79501)。使用一个板上LDO(TI的TPS79633)生成ADS5483低敏感度3.3-V模拟及数字电源的3.3-V电压轨。实验2—将一个10-V实验室电源连接到TPS54

6、20降压稳压器,其使用一个5.3-V输出。这样可为TPS79501提供一个300-mV压降,从而生成一个5-V电压轨。实验3—使用TPS5420,从10-V实验室电源生成一个5-V电压轨。本实验中,我们绕过了TPS79501低噪声LDO。图3a表明,如“实验2”连接的LDO较好地减少了开关稳压器的5.3-V输出峰值电压。但是,图3b表明5-VVDDA电压轨铁氧体磁珠之后输出没有巨大的差异。图3实验2(使用LDO)和实验3(无LDO)的示波器截图对比实验4—本实验配置方法与“实验3”相同,但去除了TPS5420输出的RC缓冲器电路,其

7、会引起高振铃和大开关频率杂散。我们可在图4中清楚的观察到RC缓冲器电路的影响。去除LDO并没有在铁氧体磁珠之后表现出明显的差异,而去除RC缓冲器电路则会导致更大的清洁5-VVDDA电压轨电压峰值进入ADC。我们将在稍后详细研究RC缓冲器电路的影响。图45-VVDDA电压轨的电源噪声实验5—将一个8-Ω功率电阻连接到5-V电源,模拟如现场可编程门阵列(FPGA)等额外负载。TPS5420必须提供更高的输出电流,并更努力地驱动其内部开关,从而产生更大的输出杂散。通过重复进行“实验2”、“实验3”和“实验4”可以测试这种配置。测量结果我们

8、利用输入信号频率扫描对比了5个实验。先使用135MSPS采样速率然后使用80MSPS采样速率对三个ADS5483EVM实施了这种实验,均没有观察到巨大的性能差异。在使用135-MSPS采样速率情况下,SNR和SFDR的频率扫描如图5所

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。