一种高速低功耗流水线adc的设计

一种高速低功耗流水线adc的设计

ID:35035928

大小:4.11 MB

页数:71页

时间:2019-03-16

一种高速低功耗流水线adc的设计_第1页
一种高速低功耗流水线adc的设计_第2页
一种高速低功耗流水线adc的设计_第3页
一种高速低功耗流水线adc的设计_第4页
一种高速低功耗流水线adc的设计_第5页
资源描述:

《一种高速低功耗流水线adc的设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、?■u':1?1>'。...i.',巨RSIDYOFGHINAITYOLECTRCscEMCEANTECHNOLOG、uN■VFEONI■;!专业学位硕±学位论文MAS下ERTHESISFORPROFESSIONALDEGREEr.I"MinwiMfiiim论文题目一种离速低功耗流水线ADC的设计专业学位类别工程硕丈学号201322030204化者姓名杨楠指导教师唐鹤教授

2、'分类号密级注1UDCADC(题名和副题名)(作者姓名)指导教师(姓名、职称、单位名称)申请学位级别专业学位类别工程领域名称提交论文日期2016.04论文答辩日期2015.05学位授予单位和日期201506答辩委员会主席评阅人注1:注明《国际十进分类法UDC》的类号。DESIGNOFHIGH-SPEEDLOW-POWERPIPELINEADCAMasterThesisSubmittedtoUniversityofElectronicScienceandTechnologyofChinaMajor:MasterofEngineer

3、ingAuthor:NanYangSupervisor:HeTangSchool:SchoolofMicroelectronicsandSolid-StateElectronics独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知,除了文中特别加标注和致谢的地,方外论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均己在论文中作了明确的说明并表示谢意。作者签名

4、-:fh日期年王月日论文使用授权本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定,,有权保留并向国家有关部口或机构送交论文的复印件和磁盘允许论文被查阅和借阅。本人授权电子科技大学可W将学位论文的全部或部分内容编入有关数撫库进行检索,可^采用影印、缩印或扫描!等复制手段保存、汇编学位论文。(保密的学位论文在解密后应遵守此规定)^作者签名:导师签名:(j日期';如年J月日摘要摘要本次研究的目的是采用65nmCMOS工艺,设计一款高速低功耗的流水线ADC。为了保证ADC的精度

5、和速度,在设计中使用了改进过的栅压自举开关和低增益运算放大器,并结合后台数字校正算法,极大的提高了ADC的整体性能。在高速高精度ADC设计中,当采用特征尺寸很小的工艺时,由于采样电路中的运算放大器很难实现高增益,所以ADC设计几乎不会采用单独的采样电路,而是用SHA-less的结构。在这种结构中,ADC对采样开关的精度是很高的,一般使用栅压自举开关来实现对精度的要求。要实现高速低功耗ADC的设计,必须设计出带宽足够大的运放。考虑到65nmCMOS工艺的特征频率在100G的数量级,于是本次设计采用了低增益的运放,以保证其带宽足够。文章

6、在介绍了ADC的电容失配校正、失调误差和增益误差后,提出了数字校正算法,分别校正了第1级的电容失配误差和第2~4级的增益误差,流水线结构的ADC自身对失调误差有较大的容忍范围,能够自己校正。需要注意的是增益误差的校正是建立在ADC没有非线性误差的基础上,因此设计中需要特别考虑,精心设计。在对比了ADC三种常见的版图布局之后,本次设计采用了左右型布局。并考虑到电路系统级的对称原则,运放布局没有采用中心对称的设计,从而简单实现了整体电路的平面对称设计。最终设计的ADC能够实现10-bit,250-MSPS,功耗在50mW以内的指标。在前

7、仿阶段,奈圭斯特频率采样下,ADC的ENOB能够达到9.82-bit,FOM达到221fJ/step;在后仿阶段,奈圭斯特频率采样下,ADC的ENOB能够达到9.39-bit,FOM达到298fJ/step。关键词:流水线ADC,数字校正算法,栅压自举开关,高速低功耗,低增益运放IABSTRACTABSTRACTTheprojectisaimedatdesigningahigh-speedlow-powerpipelineADCwith65nmCMOStechnology.Toachievehigh-speedandhigh-acc

8、uracy,thebootstrappedswitchandaone-stageopampwithagainof10isusedinthisdesign,togetherwithcalibrationalgorithm,theperf

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。