基于vhdl的数字时钟的设计

基于vhdl的数字时钟的设计

ID:33926599

大小:496.42 KB

页数:5页

时间:2019-02-28

基于vhdl的数字时钟的设计_第1页
基于vhdl的数字时钟的设计_第2页
基于vhdl的数字时钟的设计_第3页
基于vhdl的数字时钟的设计_第4页
基于vhdl的数字时钟的设计_第5页
资源描述:

《基于vhdl的数字时钟的设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第2期气象水文海洋仪器No.22008年6月Meteorological,HydrologicalandMarineInstrumentsJune2008基于VHDL的数字时钟的设计121张子刚,卢戈,田鹏(11装甲兵技术学院,长春130117;2165043部队,吉林132011)摘要:随着EDA技术的发展和应用领域的扩大与深入,EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出。EDA技术就是依赖功能强大的计算机,在EDA工具软件平台上,对以硬件描述语言VHDL为系统逻辑描述手段完成的设

2、计文件,自动地完成逻辑优化和仿真测试,直至实现既定的电子线路系统功能。本文介绍了基于VHDL硬件描述语言设计的多功能数字时钟的思路和技巧。在QuartusⅡ开发环境中编译和仿真了所设计的程序,并逐一调试验证程序的运行状况。仿真和验证的结果表明,该设计方法切实可行,该数字时钟具有一定的实际应用性。关键词:数字时钟;VHDL;QuartusⅡ中图分类号:TN702文献标识码:A文章编号:10062009X(2008)0220010205DesignofdigitalclockbasedonVHDL121Zhang

3、Zi2gang,LuGe,TianPeng1(11ArmorTechniqueInstituteofPLA,Changchu130117,China;2165043TroopJilin132011,China)Abstract:WiththedevelopmentofEDAtechnologyandexpansionanddeepenofapplication,EDAtechnologyhasbecomemoreandmoreimportantinelectronicinformation,communica

4、tions,automaticcontrolandcomputerapplications.EDAtechnologydependsonpowerfulcomputers,completelogicoptimizationandsimulationtestsofdesigndocumentsbymeansofmakinghardwaredescriptionlanguageVHDLasthesystemlogicdescriptionautomaticallyinEDAtoolssoftwareplatfor

5、m,untilithasachievedthefunctionofestablishedelectroniccircuitssystem.Inthispaper,wehaveintroducedideasandcraftsmanshipofmulti2functiondigitalclockdesignbasedonVHDLhardwaredescriptionlanguage.CompileandsimulatedesignedproceduresinQuartusⅡdevelopmentenvironme

6、ntanddebugandverifyeachoftheoperationofprogram.Simulationandverifyresultsshowthatthisdesignisworkableandthisdigitalclockispractical.Keywords:digitalclock;VHDL;QuartusⅡ随着电子设计自动化(EDA)的高速发展,功能的数字钟,并且利用QuartusⅡ开发环境进电子系统的设计技术和工具发生了深刻的变化。行编译、仿真。EDA的关键技术之一是要求用形式化方

7、式来描1设计原理述数字系统的硬件电路,即要用所谓硬件描述语言来描述硬件电路。本文即介绍如何利用VHDL数字时钟电路由秒、分、时5个计数模块和6硬件描述语言设计一款具有调整时间和整点报时个显示译码模块组成。收稿日期:2007211212.作者简介:张子刚(1974-),男,硕士,讲师.主要研究方向:电子设计自动化.第2期张子刚,等:基于VHDL的数字时钟的设计·11·秒计数模块的计数时钟clk为1Hz的标准信useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGN

8、ED.ALL;号。当数字钟处于正常计时状态时,秒计数器的entitycounter10is进位输出信号c作为分钟模块的计数信号,分计Port(clk:instd_logic;数模块的进位输出c为小时模块的计数信号。数reset:instd_logic;字钟除了正常计时外,还能够调整时间。在本文din:instd_logic_vector(3downto0);中,通过手动调节din的3个输入量的高低电

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。