数字图像声纳的数据采集与处理系统

《数字图像声纳的数据采集与处理系统》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、数字图像声纳的数据采集与处理系统 摘 要：对新型数字图像声纳系统中的高速多通道数据采集与信号处理部分的硬件设计和工作原理进行了论述。简述了数字成像声纳的工作原理，并提出了与成像声纳工作方式相适应的数据采集、缓存、传输和处理方案。详细讨论了多通道并行数据采集、缓存的机制，以及利用光纤进行远距离高速数据传输的实现方法和基于TMS320C6701的高速数字信号处理机的硬件设计和任务分配方法。　　关键词：图像声纳；数据采集；光纤传输；数字信号处理器　　近年来随着海洋开发和水下探测技术的发展，高分辨率成像

2、声纳的研究越来越受到重视。数字成像声纳由于具有工作稳定可靠、调试方便并可实现全程数字聚焦等优点成为近年来图像声纳领域研究的重点。在数字图像声纳系统中，基阵信号的数据采集、传输与数字波束形成器是其最核心的组成部分。由于图像声纳阵元数多，工作频率高，采集的数据量庞大，并且图像声纳的工作方式要求实时成像和刷新，可供处理的时间很短，这些对数据采集、存储、传输以及实时处理等都提出了很高的要求。1　高速多通道数据采集与传输   1．1   在用数字方法实现延迟时，延迟时间τ只能是采样间隔的整数倍，即   其

3、中：k为整数；Δx为空间采样间隔。　　由于成像声纳要求达到的最小波束宽度为0．8°，取声速c＝1500m／s，依照上式计算可得到要求的采集系统采样率为5Msps。　　   声成像系统采用十字阵，可以在一个时间片（距离）上成出二维的像（利用水平和垂直两个线阵的波束形成的结果进行合成）。其结构（如图2所示）分为水下分机和水上分机两部分。水下分机完成基阵信号调理、数据采集、缓存和传输等功能，水上分机接收水下分机传输的数据然后进行数字波束形成等处理，并将结果显示或存储。   1．2　数据采集和缓存　　数

4、据采集与缓存部分结构框图见图3。图像声纳基阵输出的微弱模拟信号经过前置放大器放大后进入采集系统，先经过信号调理电路进行信号的放大、滤波，使信号带宽限制在需要的范围内，并使信号的的幅度与ADC的量程相匹配。经过以上处理后，信号被送入采样保持器进行采样，然后被模／数转换器量化；量化后的数据送入存储器缓存以供处理。　　本文的采集系统中信号调理电路框图见图4。为了抑制脉冲发射后的强混响并对传播损失进行补偿，在信号调理电路中加入了一级可变增益放大器进行时间增益控制，其有效增益控制范围约40dB。为了有效地

5、去除各种干扰（如环境噪声干扰、低频电噪声等），在放大器后插入了中心频率为300kHz的带通滤波器，这个滤波器兼有抗混迭滤波器的功能。由于ADC的输入量程与滤波器输出的信号不匹配，采用一个缓冲放大器以产生必要的增益和偏置。　　图像声纳应当具有近似于视频（video－like）的成像效果，这就要求信号的采集、传输和处理是无缝连接的，即采集好的数据应当在下一个数据到来之前就传输到信号处理器中进行处理。但是由于本系统采样率高达5Msps，并且通道数有81个之多，如果连续采集，那么每秒需要传输和处理的数据

6、量将达到400Mwords，这样的数据吞吐量是难以承受的，事实上也是不必要的。经过分析决定采用批处理的方案，即每次发射后采集整个量程范围（约20m）内的回波数据并进行缓存，待全部采集完毕后进行数据的传输，由于采用高速光纤数据传输系统，数据传输率达400Mbps，每次采集的数据可在420ms内传输完毕。水上分机接收数据采用DMA方式，传输时不占用处理器资源，这样接收数据的同时，处理器仍可以对当前的数据进行波束形成等处理。　　为适应上述工作方式，决定采用单块数据缓冲区方式［2］，每个通道设置一个数据

7、缓冲区，以容纳单次发射后采集的数据；数据缓冲区全满时，启动数据传输任务，待全部数据传输完毕，再启动下次发射和采集。　　为了简化设计并提高系统的可靠性和可维护性，数据的采集和缓存电路采用模块化结构，其结构如图5所示。每4个通道共用一片SRAM作为数据缓冲区，采集时，先将各通道的数据锁存，在数据采集的间歇内，将4个通道采集的数据依次存入SRAM中；采集完毕后，从缓冲区中将各个通道的数据按一定的顺序读出传输。以上采集、缓存和数据传输的控制时序等全部由主控板上的FPGA产生。   1．3　光纤数据传输　

8、　图像声纳对数据传输的速率要求很高。由于采集系统位于水下，数据要传输到水上需经过较长距离，因而只能采用串行数据传输方式。由于光纤数据传输具有传输速率高、抗干扰能力强以及接口比较简单、成本较低的优点，因而决定采用光纤进行数据传输。　　本文的图像声纳中采用HOTLink串行数据传输ASICCY7B923／933［3］进行设计，实现了高达400Mbps的可靠数据传输。7B923／933是专门用于进行高速点对点串行数据通信的通信接口芯片，可以方便地构成高速串行收发链路。在7B923中，宽度为8bits的