锁相频率合成器的设计 毕业论文

锁相频率合成器的设计 毕业论文

ID:341292

大小:170.50 KB

页数:16页

时间:2017-07-25

锁相频率合成器的设计  毕业论文_第1页
锁相频率合成器的设计  毕业论文_第2页
锁相频率合成器的设计  毕业论文_第3页
锁相频率合成器的设计  毕业论文_第4页
锁相频率合成器的设计  毕业论文_第5页
资源描述:

《锁相频率合成器的设计 毕业论文》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、锁相频率合成器的设计第一章频率合成器概述1.1频率合成器的概念及其发展所谓频率合成,又称频率综合,简称频综,是由一个(或几个)具有低相噪、高精度和高稳定度等综合指标的参考频率源经过电路上的混频、倍频或分频等信号处理,以便对其进行数学意义上的加、减、乘、除等四则运算,从而最终产生大量具有同样精确度与稳定度的频率源[1]。频率合成技术起源于二十世纪三十年代,至今已有近七十年的历史。频率合成器是电子系统的心脏,是决定电子系统性能的关键设备,随着现代军事、国防及无线通信事业的发展,移动通信、雷达、制导武器、电子测量仪器和电子对

2、抗等电子系统对频率合成器提出了越来越高的要求。世界各国都非常重视频率合成器的研究与应用,低相位噪声、高纯频谱、高速捷变和高输出频段的频率合成器已经成为频率合成发展的主要趋势。对于频率合成器,主要有六项性能指标:频率范围、频率分辨能力、频率转换时间、频率准确度和频率的稳定度、相位噪声、频谱纯度。这六项指标影响着整个频率合成器的方案论证,成本估算,体积考虑和功耗等方面。其中相位噪声,频率转换时间为最的关键指标。这六项指标为是设计频率合成器的最基本的依据[7]。随着数字信号理论、计算机技术、DSP技术及微电子技术的发展,在频

3、率合成领域诞生了一种革命性的技术,这便是二十世纪七十年代出现的DDS(DirectDigitalSynthesis)——直接数字频率合成技术。1971年,J.Tierney和C.M.Rader等人在数字频率合成器一文中首次提出了一种新型的频率合成技术——数字频率合成(DDS)的概念[3]。从而揭开了频率合成技术发展的新篇章,这标志着频率合成技术迈进了第三代。DDS技术是利用数字方式累加相位,再以相位和来查询正弦函数表得到正弦波的离散数字序列,最后经D/A变换形成模拟正弦波的频率合成方法。DDS频率合成技术的优点是具有输

4、出频率相对带宽高,频率分辨率高,频率转换时间快,频率变化时相位保持连续,任意形状的周期信号均可以合成,同时输出正交信号的能力,数字调制能力强,集成度高,体积小,控制方便,便于与计算机相连接。容易实现线性调频和其他各种频率﹑相位﹑第16页共16页幅度调制,输出频率的稳定度及相噪等指标与系统时钟相当,全数字化便于单片集成等优良性能。因此在短短二三十年时间里,得到了飞速的发展和广泛的应用[6]。另外,有一种典型的频率合成器称为混合式频率合成器(HybridFrequencySynthesis),如前所述,PLL频率合成技术具

5、有高频率、宽带、频谱质量好的优点,但是其频率切换速度低,只能达到微秒级。而DDS技术则具有高速频率捷变能力(可以达到纳秒级)、高度的频率和相位分辨能力,但目前尚不能做到宽带,频谱纯度也不如PLL。在设计电路时经常要在带宽、频率精度、频率切换时间、相位噪声等要求中折衷考虑[2]。因此,出现了多种将两种技术结合起来构成DDS与PLL混合技术实现频率合成的方案,DDS+PLL频率合成就是以DDS作为PLL的参考源驱动PLL的一类混合型频率合成技术.DDS有输出步长小而又有较高相噪的优点,但同时又有杂散较多的缺点。而PLL在输

6、出步长小时,相位噪声差,但它对杂散的抑制性能良好。所以DDS与PLL两种频率合成技术结合起来,取长补短,相得益彰,是一种非常合理的频率合成解决方案。因此DDS+PLL频率合成已经成为目前使用最为广泛的频率合成技术之一[8]。1.2频率合成技术近况及其展望近年来随着GSM、GPRS、3G、BlueTooth乃至已经提出标准的4G等移动通信以及LMDS、无线本地环路等无线接入的发展,同时加上合成孔径雷达、多普勒脉冲雷达等现代军事、国防、航空航天等在科技上的不断创新与进步,世界各国都非常重视频率合成器的发展。所有的这些社会需

7、求以及微电子技术、计算机技术、信号处理技术等本身的不断进步都刺激了频率合成技术的发展[3]。就锁相环频率合成方面而言,随着各生产频率合成芯片的公司如Qualcomm、ADI、NSC、Motorola、PSC及Cypress等相继推出各自的优势产品,使得PLL频率合成的发展表现出以下趋势:1、频率合成器芯片各项技术指标大大提高。以PLL频综为例,如美国国家半导体公司的LMX243X频综芯片的噪声基底已达到-219dBc/Hz,还有如美国PEREGEINE公司的PE3236,Qualcomm公司的Q3236等等性能优良的频

8、综芯片;同时,PLL芯片的体积和功耗也越来越小;芯片的工作频率越来越高,如ADI公司在Si片上生产的PLL频率合成芯片已能工作到7GHz。第16页共16页2、鉴相器不再使用传统的电压型,而是采用电流型电荷泵技术,使得鉴相器的输出变为误差电流而不是误差电压。电荷泵锁相频率源具有低功耗、高速、低抖动、低成本等特点。理想的电荷泵具有无限

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。