fpga_asic-数字下变频的fpga实现

《fpga_asic-数字下变频的fpga实现》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、http://www.elecfans.com电子发烧友http://bbs.elecfans.com电子技术论坛数字下变频的FPGA实现作者：郑传家屈德新邱晓军周铁解放军理工大学通信工程学院来源:电子产品世界摘要：本文介绍了数字下变频的组成结构，并通过一个具体的实例，给出了FPGA实现的具体过程。关键词：FPGA；数字下变频；VHDL引言数字化中频(DIF)频谱分析仪在高中频实现数字化处理，具有分析带宽大、RBW小、测量时长短，可对复杂信号实施时—频分析的功能，因而得到越来越广泛的应用。但由于现有的数字信号处理器(DSP)

2、处理速度有限，往往难以对高速率A/D采样得到的数字信号直接进行实时处理。为了解决这一矛盾，需要采用数字下变频(DDC)技术，将采样得到的高速率信号变成低速率基带信号，以便进一步的分析处理。用现场可编程阵列(FPGA)来设计数字下变频器有许多好处：FPGA在硬件上具有很强的稳定性和极高的运算速度，在软件上具有可编程的特点，可以根据不同的系统要求，采用不同的结构来完成相应的功能，具有很强的灵活性，便于进行系统功能扩展和性能升级。数字下变频数字下变频的主要目的是经过数字混频将A/D转换输出的中频信号搬移至基带，然后通过抽取，滤波完

3、成信道提取的任务。因此，数字下变频器由本地振荡器(NCO)、混频器、抽取滤波器和低通滤波器组成，如图1所示。图1数字下变频原理图http://www.elecfans.com电子发烧友http://bbs.elecfans.com电子技术论坛A/D变换后的信号分成两个信号，一个信号乘以正弦序列(同相分量)，下变频至零中心频率上，通过抽取滤波器、整形低通FIR滤波形成与原信号相位相同的信号；另一路信号乘以经过90度相移的正弦序列(正交分量)，同样是下变频至零中心频率上，再通过相同的抽取滤波器、整形低通FIR滤波器，形成与原信号

4、正交的信号。这样，DDC输出的低速率、零中频的正交的两路信号送往DSP等数字信号处理器进行后续的数字处理。DDC的FPGA以某中频数字化接收机为例来说明如何实现基于FPGA的数字下变频器。输入信号为中频26MHz，带宽500KHz的调频信号，该信号经过A/D变换之后送到DDC(A/D采样精度为8位，采样率20MHz)，要求DDC将其变换为数字正交基带信号，并实现10倍抽取，即输出给基带处理器的数据速率为2MSPS，最后再经过16阶FIR滤波器进行信号整形。NCO的实现NCO采用直接数字合成(DDS)的方法实现，目前常见的技术

5、有查表法和CORDIC计算法，本设计采用查表法来实现NCO，其原理图如图2所示。图2NCO原理图32位累加器由一个32位的加法器和一个32位寄存器组成，在时钟的作用下，加法器通过寄存器将输出数据送入到加法器的一个输入端，与32位的频率控制字进行相加运算，得到一个有规律的相位累加结果。由于正弦值在一个周期内取有限个采样值，大于2pi部分的正弦值只是这有限数值的重复出现，因此，当累加结果大于FFFFFFFFH是，不需产生进位，而是重新从00000000H开始累加。为了减小ROM的容量，根据http://www.elecfans.

6、com电子发烧友http://bbs.elecfans.com电子技术论坛相位截断技术，取累加器输出的高10位作为查表地址，但是这种实现方式，在降低成本的同时，也引入了杂散分量，影响了NCO的纯度。正弦值ROM中存储的是预先计算好的正弦波幅值，利用正弦波的对称特性，只需存储四分之一周期的幅值，再通过相应的转换即可恢复出整个周期的幅值。同时，由于余弦波和正弦波相位差为pi/2，可以很容易的实现余弦信号。其关键部分的VHDL代码如下：processbeginwaituntilclk=’1’;ifadd(8)=’0’thenadd

7、ress<=add(7downto0);elseaddress<=”11111111”-add(7downto0);endif;ifadd(9)=’0’thenqou(7)<=’0’;qou(6downto0)<=q;elseqou(7)<=’1’;qou(6downto0)<=”1111111”-q;endif;endprocess;抽取滤波器的实现CIC积分梳状滤波器是实现高速抽取非常有效的单元。CIC滤波器的系统函数为：http://www.elecfans.com电子发烧友http://bbs.elecfans.co

8、m电子技术论坛式中D即为CIC滤波器梳状部分的延迟，滤波器系数都为1。从上式可以看出CIC滤波器的实现非常简单，只有加减运算，没有乘法运算，FPGA实现时可达到很高的处理速率。但是，单级CIC滤波器的旁瓣电平只比主瓣低13.46dB，这就意味着阻带衰减很差，一般是难以满足实用要求的。为了降