fpga_asic-基于fpga的快速位同步系统设计new

《fpga_asic-基于fpga的快速位同步系统设计new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、基于FPGA的快速位同步系统设计管立新（赣南师范学院电子信息学院江西赣州，341000）摘要：从时分复接系统对位同步系统的性能要求出发，提出了一种基于FPGA的快速位同步系统的设计方案，给出了位同步系统的实验仿真，结果表明该系统有较快的位同步建立时间，节省了FPGA的耗用资源，系统工作稳定、可靠。关键词：位同步；同步建立时间；现场可编程门阵列；仿真中图分类号：TP311；TN919文献标识码：AFastBitSynchronizationSystemDesignBasedonFPGAGUANLi-XinElectronicInformationScien

2、ceDepartmentOfGannanTeacher’sCollege，GanZhouJiangXi,341000,chinaAbstract:AccordingtotheperformancerequirementofbitsynchronizationinTimeDivisionMultiplexersystem,thepaperproposedamethodtodesignfastbitsynchronizationsystembasedonFPGA.Theimitationandexperimentofbitsynchronizationsys

3、temweregiven,experimentresultshows,thesystemcanbuildsynchronizationquickly,thecircuitworkstablyandreliable.Keywords:Bitsynchronization；SynchronizationBuildTime；FPGA；Imitation1引言在时分复接通信系统中，位同步是收、发两端的时钟频率必须同频、同相，这样在接收端才能正确地判决发送端送来的每一个码元。为了达到收、发端频率同频、同相，在设计传输码型时，一般要考虑传输的码型中应含有发送端的时钟

4、频率成分。这样，接收端从接收到的信码中提取出发端时钟频率来控制收端时钟，即可实现位同步。相位误差及同步建立时间是位同步系统两大主要性能指标，本文在保证位同步系统取得较小相位误差的前提下，提出一种基于FPGA技术的快速位同步系统设计方案。2数字锁相原理数字锁相是实现位同步的一种常用的方法，其原理框图如图1所示，由晶振、分频器、相位比较器和控制器所组成。其中控制器包括图中的扣除门、附加门和“或门”。晶振产生的信号经整形电路变成周期性的脉冲，然后经控制器再送入分频器，输出位同步脉冲。若接收码元的速率为F(Baud)，则要求位同步脉冲的频率为F(Hz)，晶振的振

5、荡频率要设计为N⋅F(Hz)，由晶振输出经整形得到重复频率为N⋅F(Hz)的窄脉冲，经扣除门、或门并N次分频后得到重复频率为F(Hz)位同步信号。位同步脉冲输出与门a路相位N次分或扣除门（常开）整晶比较器频器门形振附加门（常闭）超滞前后与b路脉脉门冲冲图1数字锁相原理框图3位同步系统FPGA实现基于FPGA的位同步系统框图如图2所示，分频寄存器实现相位比较器、控制器功能，根据相位比较器输出结果控制分频值大小，通过不断修改可变模分频器的分频值，在功能上实现脉冲的扣除或添加。晶振可变模分频器位同步脉冲输出提修取改分分频频值值定时信息提取分频寄存器图2基于FP

6、GA的位同步系统框图3.1定时信息提取对通信理论中的基带信号频谱分析可知，对于基带信号，它若是随机的二进制非归零序列，则该信号本身不含位同步的定时信息。定时信息提取器由异或门和D触发器构成，用来提取输入信码中的边沿信息，相当于对非归零码进行微分，实现由非归零码向归零码的转换。提取到的边沿信息将作为分频寄存器的时钟信号，分频寄存器在边沿信息的控制下调整寄存器中的分频值。3.2晶振与可变模分频器设码元速率为f，则本地高频时钟频率为Nf，显然选择合适的本地高频时钟就是选择合适的bb分频比N，以POCSAG寻呼机为例，设f=2400bps，本地高频时钟为f=12

7、MHz，取分频比boscN=f/f=5000，分频值较大导致同步建立时间较长（最大同步建立时间为NT）且需用一个oscbb长为13位的计数器，占用资源较大，较好的做法是在可变模分频器前先用一个固定分频比为N的01分频器，这里取N=50，这样其后的分频值N为100，只需一个7位长的计数器。采用两级分0102频的结果是在缩短了同步建立时间的同时也节省了FPGA资源。可变模分频器主要VHDL代码如下：if(clk_240khz'eventandclk_240khz='1')thenif(q=0)thenq<=module_set;--修改分频值elseq<=q

8、-'1';endif;if(q<49)thenbs_out<='1';--位同步