fpga_asic-基于fpga的视频传输流发送系统设计

《fpga_asic-基于fpga的视频传输流发送系统设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、基于FPGA的视频传输流发送系统设计（中国西南电子技术研究所共性技术部,610036）俞鸿波陈怀新吴必富摘要：介绍了一种利用FPGA实现DVB—ASI视频传输流发送系统的组成原理和实现方法。不同于使用Cypress公司的CY7B923的方法，使用FPGA编程实现ASI接口转换与发送功能，具有更大的灵活性，且接口复合DVB-ASI接口规范，可实现270Mbps的Mpeg2传输流传输。文中介绍了ASI的特点与构成；并详细阐述了使用FPGA实现ASI高速接口的硬件实现方法，最后给出了相应的测试实验。通

2、过高清编码器和解码器的测试实验表明设计的正确性与可靠性。关键词：DVB异步串口数据通信传输流中图分类号：TN919.8文献标识码：ADesignandImplementationofaNewKindofHigh-SpeedAsynchronousSerialInterfacewithFPGAYu，HongboChen，HuaixinWu，BifuAbstractThedesignandtheimplementationofanewkindofhigh-speedasynchronousseria

3、linterface(ASI)usingFPGAarepresentedDifferentfromthemethodbasedonCY7B923ofCYPRESS,themethodbasedonFPGAprogrammingprovidesmoreflexibilityandrealizesthesendingandreceivingofMpeg2transportstream.ItconformstotheDVB-ASIstandardandrealizestheMpeg2transport

4、streamdelivery.ThefeatureandthestructureofASIarefirstdescribed.ThenthehardwarearchitectureandtheimplementationofDVB-ASIareillustratedindetail.Finallytheexperimentalresultsarepresented.Throughexperimentationofhighdefinitionencoderanddecoder,thecorrect

5、nessandreliabilityofthedesignareconfirmed.Keywords:DVBasynchronousserialinterfacedigitalcommunicationtransportstream1引言在目前的广播电视系统中ASI接口是使用非常广泛的一种接口形式，该接口随同SPI一起被欧洲电信标准化协会（ETSI）制订，以使不同厂家生产的MPEG2单元可以方便地进行互联。本设计方案以FPGA为核心器件，制作出了SPI-ASI接口转换器。这套方案成本较低，利用F

6、PGA的可编程性，硬件的升级较容易。2系统结构和功能分析2.1DVB－ASI介绍一般的Mpeg2编码器的输出和解码器的输入都是标准的并行11位信号，处理简单而且扩展性强，符合SPI（SynchronousParallelInterface）信号接口。传输SPI信号，在传输链路上是LVDS技术和25根管脚连接的，因此具有连线多、复杂，传输距离短，容易出现错误等缺点，而且，SPI的热插拔性能也较差。ASI是个串行传输协议，TS流以串行的方式传输，为了保证接收端能正确恢复出TS流DATA数据，发送端需

7、要插入同步字K28.5。ASI协议中没有PSYNC、DVALID和CLOCK信息，因此，在接收端需要根据TS流的同步字节0x47，由外部逻辑合成这3个信号。ASI传输流可以发送不同数据速率的Mpeg2数据，但传输速率恒定，为270Mbps。因此ASI可以发送和接收不同速率的Mpeg2数据。ASI传输系统使用分层结构描述，最高层、第2层使用MPEG-2标准ISO/IEC13818-1，第0层和第1层是基于ISO/IEOCD14165-1的FC纤维信道。FC支持多种物理传输媒介，本方案选用同轴电缆传

8、输。2.2DVB－ASI信号发送系统结构为了在编、解码器和传输设备之间能正确传递数据，本方案以FPGA（Altera公司的EP1C6T144C8）为核心器件，在SPI和ASI信号之间进行转换。原理如图1所示。其中，27MHz时钟作为系统时钟，为FIFO、8B10B编码和并串转换提供时钟源信号。由于SPI接口采用LVDS电平传输数据，从DB25-F头输入的并行信号，首先需要进行LVDS->TTL电平转换，得到SPI接口定义的DATA、PSYNC、DVALID和CLOCK并行信号。丢弃PSYNC和D