资源描述：
《深亚微米pesd mosfet特性研究及优化设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、第19卷第11期 半 导 体 学 报 Vol.19,No.111998年11月 CHINESEJOURNALOFSEMICONDUCTORSNov.,1998深亚微米PESDMOSFET特性研究及优化设计孙自敏 刘理天 李志坚(清华大学微电子所 北京 100084)摘要 本文对多晶抬高源漏(PESD)MOSFET的结构作了描述,并对深亚微米PESDMOS2FET的特性进行了模拟和研究,看到PESDMOSFET具有比较好的短沟道特性和亚阈值特性,其输出电流和跨导较大,且对热载流子效应的抑制能力较强,因此具有比较好的性能.
2、给出了PESDMOSFET的优化设计方法.当MOSFET尺寸缩小到深亚微米范围时,PESDMOS2FET将成为一种较为理想的器件结构.EEACC:2500,2560,2560R1 引言[1]减小源漏结深是抑制短沟道效应与穿通效应以及改善亚阈值特性的有效措施之一,通过较小的源漏结深可使MOSFET的短沟道效应及穿通效应得以改善,亚阈值特性较好.但较小的源漏结深将引起源漏串联电阻增大,器件的输出电流和跨导减小,使器件及其电路的驱动能力和速度降低.另外较浅的源漏结也带来源漏接触的可靠性问题.抑制短沟道效应和避免源漏穿通及获得较好的亚阈值特性要求源漏结深尽可能
3、小,而提高跨导和速度则要求源漏结深尽可能大,这是小尺寸MOSFET器件中需要解决的一个矛盾,解决这一矛盾的[2～4][2]一个很好的方法是采用抬高源漏的结构.抬高源漏结构MOSFET首先由Wong等提出,目的是形成非常浅的源漏结深来抑制MOSFET中的短沟道效应.多晶抬高源漏(PESD:Polysilicon2ElevatedSourceöDrain)MOSFET是这种结构的典型例子.采用多晶硅抬高源漏工艺上易于实现,源漏串联电阻较低,另外可将器件的源漏扩[3]散区做得很小,而使源漏区多晶硅绝大部分位于场氧上面,一方面大大减小源漏结电容,另一方面也缩小
4、了器件本身所占用的面积.源漏结若以扩散方式形成缓变结,将使得PESD[5]MOSFET的热载流子效应较小.由于LDD结构在亚微米MOSFET的成功应用,使-PESDMOSFET结构并没得到重视.随着器件尺寸缩小至深亚微米,LDD结构的缺点(n区占用器件面积大,源漏串联电阻大)更加突出,成为进一步缩小器件尺寸和提高器件性能孙自敏 男,1967年出生,博士研究生,主要从事深亚微米器件的结构、特性及器件物理的研究刘理天 男,1947年出生,教授,一直从事半导体器件、集成电路和传感器的研究李志坚 男,教授,博士生导师,中国科学院院士,长期从事半导体器件物理和微
5、电子技术研究1997210209收到,1998203203定稿852 半 导 体 学 报 19卷的限制.而PESDMOSFET在深亚微米范围却有着非常大的优势和潜力.本文对PESDMOSFET结构进行了描述,利用MEDICI器件模拟软件对其在深亚微米MOSFET中的应用进行了研究,并提出PESDMOSFET的优化设计方法.2PESDMOSFET结构图1(a)是PESDMOSFET的结构,源区和漏区均有一层高掺杂多晶硅将源漏区抬高,图1 多晶抬高源漏(PESD)MOSFET的结构图源漏区多晶下面的单晶硅表面有一层很薄的源漏扩散
6、区,源漏极从源漏区多晶硅上引出.一方面源漏区多晶下的扩散层厚度即结深xj可以很小,以抑制短沟道效应及源漏穿通,改善亚阈值特性;另一方面源漏多晶硅层的存在减小了源漏区串联电阻,提高了器件的跨导及驱[6]动能力.对于深亚微米MOSFET,源漏结电容成为器件速度和性能的重要限制之一,采用多晶抬高源漏结构可用自对准方法将单晶硅表面下的源漏扩散区做得很小,而使源漏区多晶硅绝大部分位于场氧上面,如图1(b)所示,大大减小源漏结电容,提高器件及其电路的工作速度和性能.由于源漏区多晶是为了抬高源漏区并提供源漏接触,其电阻率越小越好,因此源漏区多++晶硅应为高掺杂的N(
7、对于NMOSFET)或P(对于PMOSFET),使源漏区多晶电阻尽可能小.源漏区多晶硅掺杂方式可采用热扩散或离子注入等.3 深亚微米PESDMOSFET特性 研究我们用MEDICI器件模拟软件对深亚微米PESDMOSFET的特性进行了模拟和研究.图2为PESDMOSFET的短沟道效应特性.为了比图2PESDMOSFET的短沟道效应较,图中同时给出了常规MOSFET的短沟道特PESDMOSFET源漏区N+层厚度为011Lm.性.图中常规MOSFET的源漏结深xj是11期 孙自敏等: 深亚微米PESDMOSFET特性研究及优化设计 8
8、53+++011Lm,PESDMOSFET源漏区N层(源漏区N多晶硅层加上其下方的N扩散层)厚
