基于fpga的vhdl语言设计优化

基于fpga的vhdl语言设计优化

ID:34539916

大小:182.75 KB

页数:5页

时间:2019-03-07

基于fpga的vhdl语言设计优化_第1页
基于fpga的vhdl语言设计优化_第2页
基于fpga的vhdl语言设计优化_第3页
基于fpga的vhdl语言设计优化_第4页
基于fpga的vhdl语言设计优化_第5页
资源描述:

《基于fpga的vhdl语言设计优化》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第7.卷第.期增刊仪器仪表学报7,,=年>月基于!"#$的%&’(语言设计优化周奇勋王勉华乐春峡)西安科技学院电气与控制工程学院西安*+,,-./摘要通过对0123内部结构的介绍4以及对5678语言特点的阐述4本文详细分析了作者在编程过程种常见的出现9毛刺:信号电路的两种类型4并且给出了优化的设计方法;程序与仿真波形<关键词01235678毛刺=>?@ABCDE’FGCEDAH%&’(IJGFKAD!"#$LMNOPQROSTUSVWQUSMOUXOYZMOSRQU)[]^^_^‘a_bcdefghi^gcd^_4jekfglgembd

2、neco^‘[ebgbpqb]g^_^ro4jekfgstuuvw4i]egf/$xGy@Jzy{MYQS

3、Y}QN}~

4、}O!

5、O}YN"

6、MY0123US#

7、MY!MU}U!

8、Y}Q~

9、Q!N"

10、MY$USVOUVYN"5678U}YQS

11、}N#O!Y#%{MY

12、&N’QS#~#Q~

13、O}(~QVSU$&MQ!M

14、MYUO

15、MN}N"

16、YS)YY

17、QS

18、MY*}NV}U)#Y~QVSU}YUSU$+,Y#4US#

19、MYQ)*}N-Y##Y~QVS)Y

20、MN#4*}NV}U)US#

21、MY~Q)O$U

22、Y&U-Y"N})U}YVQ-YS

23、%.F/0A@KG012356787Q~

24、O}(~QVSU$个单元4该单元经适当连接)仅通过单元内的互联/可1引言构成一个锁存器4也可与其它单元中的门;数据选择器组成逻辑电路<美国3!

25、Y$公司基于反熔丝工艺的电子系统的集成化4不仅可使系统的体积缩小;重0123就是采用这种结构<如图+所示为美国3!

26、Y$量减轻且功耗降低4更重要的是可使系统的可靠性大公司生产的0123的逻辑图374<大提高<因此自集成电路问世以来4集成规模便以+,倍2六年的速度增长3+4<由于个人电脑;无绳电话和高速数据传输设备的发展需求4电子厂商们更加迫切地追求电子产品的高

27、功能;优品质;低成本;微功耗和微小封装尺寸<而在产品的设计中4更希望有低成本;可重复使用的可编程芯片进行仿真调试<0123)0QY$#1}NV}U))U($Y2U

28、Y3}}U+/正是集成芯片设计者所寻图+3!

29、Y$公司0123中的逻辑单元求的可重复编程的仿真器件<)7/将门;触发器和微型89W等构成类似:187)简单可编程逻辑器件/结构的单元<如图7所示为美5!"#$的内部结构分析国;Q$QSR公司生产的0123的逻辑图<0123是现场可编程门阵列4采用的是单元式的<%&’(语言的特点与优化设计的必要性结构4即在阵列的各个节点上放的是用门;触

30、发器等做成的逻辑单元4或称逻辑元胞)!Y$$/4并在各个单元之5678是5Y}+MQVM~*YY#QS

31、YV}U

32、Y#!Q}!OQ

33、间预先制作了许多连线<0123逻辑单元大体有两种6U}#&U}Y7Y~!}Q*

34、QNS8USVOUVY的缩写4即超高速集形式6万方数据3=4成电路的硬件描述语言<由于半导体编程技术的快)+/将门电路;数据选择器或单个触发器等组成一速进步45678所能提供高阶电路描述语言的方式让][仪器仪表学报第2F卷复杂的电路可以通过!"#$编辑器的电路方式%轻易峰信号%这些类峰信号就是0毛刺1信号A第二种是由于而且快速地达到

35、设计的规格&!"#$电路描述语言所在编程中的内部信号变化落后的情况A在多个信号关能涵盖的范围相当广%能适用于各种不同阶层的设计联时%第一个信号变化如果发生落后情况%后面的信号工程师的需求&从’()*的设计到+*,系统的设计%将产生不定状况&如果一个组合逻辑电路中有0毛刺1!"#$电路描述语言都能派上用场%所以!"#$电路出现%就说明该电路存在不稳定状况%这很可能导致整设计毫无疑问地成为硬件设计工程师的必备工具&目个系统的误动作&前%!"#$语言也已成为-+.’编程最常用的工具&而!"#$作为硬件电路描述语言%与一般的软件语言B典型0毛刺1信号

36、及其消除方法有很大的不同%它代表的是门阵列的动作状态%所以在编写!"#$程序时%不但有它本身的语法%而且最为BCD异步电路0毛刺1的同步消除法重要的是逻辑电路动作的精确问题&这也是硬件设计下面程序给出了一个典型异步电路程序的例工程师最为头疼的问题%因为逻辑电路的误动作很可子EFG%从图H的仿真波形可以看出%09@I@J@K1四个输能导致整个系统的瘫痪/而0毛刺1信号是在时序仿真入信号经过布线延时以后%高低电平变换不是同时发中最为常见的错误信号%本文以下就最为容易出现0毛生的%这导致输出信号0L1出现了毛刺&我们无法保证刺1信号的电路作出详细的

37、分析以及给出对应的优化所有连线的长度一致%所以即使四个输入信号在输入设计方法与仿真波形&端同时变化%但经过-+.’内部的走线%到达或门的时间也是不一样的%毛刺必然产

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。