基于cmos工艺的esd器件及全芯片防护设计

基于cmos工艺的esd器件及全芯片防护设计

ID:34602333

大小:6.08 MB

页数:71页

时间:2019-03-08

基于cmos工艺的esd器件及全芯片防护设计_第1页
基于cmos工艺的esd器件及全芯片防护设计_第2页
基于cmos工艺的esd器件及全芯片防护设计_第3页
基于cmos工艺的esd器件及全芯片防护设计_第4页
基于cmos工艺的esd器件及全芯片防护设计_第5页
资源描述:

《基于cmos工艺的esd器件及全芯片防护设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、学校代码10530学号201510121270分类号TN492密级公开硕士学位论文基于CMOS工艺的ESD器件及全芯片防护设计学位申请人郑亦菲指导教师金湘亮教授汪洋副教授学院名称物理与光电工程学院学科专业集成电路工程研究方向静电防护二零一八年六月ESDDevicesandFullChipProtectionDesignBasedonCMOSTechnologyCandidateYifeiZhengSupervisorAssociateProfessorYangWangProfessorXiangliangJinCollegeSchoolofPhysicsandOptoe

2、lectricEngineeringProgramIntegratedCircuitsEngineeringSpecializationESDProtectionUniversityXiangtanUniversityDegreeMasterofEngineeringDateJune,2018摘要随着半导体制造工艺的飞速发展,工艺特征尺寸从亚微米缩小至纳米等级,栅氧化层变得越来越薄且扩散区越来越浅,这些制程上的发展使得半导体器件的栅氧化层击穿电压降低、栅极漏电流增加,进而导致集成电路(IntegratedCircuit,IC)更易因静电放电(Electro-Static

3、Discharge,ESD)而损坏。因此,所有电子产品在设计之初就应将抗静电能力纳入芯片的可靠性设计中,为达到全芯片静电防护的目的,所有焊盘(PAD)皆须有静电防护器件。本论文致力于研究在CMOS工艺下的高性能ESD防护器件及全芯片防护设计,主要对SCR器件和电源轨间线间的ESD箝位电路进行优化设计,并将改进后的器件应用到某数据接口芯片的全芯片ESD防护网络中。论文主要工作分为两大板块:(1)对常规ESD防护器件:简单横向可控硅、二极管触发可控硅、低触发电压可控硅、嵌入LDMOS的可控硅和电源轨线箝位ESD进行测试分析,在此基础上,提出了四种新型的ESD防护器件:a.一

4、种嵌入无沟道型LDPMOS的双向可控硅静电防护器件(NonLDPMOS_SCR)。该器件在0.5-μm5V/18V/24VCDMOS工艺中进行了流片验证,测试结果表明,相比较于普通的LDPMOS_SCR器件,NonLDPMOS_SCR有效的将触发电压从33V降低至21.4V,失效电流从3.87A提高至4.64A。b.一种华夫饼型小岛式二极管触发可控硅静电防护器件(IDTWSCR),该器件在0.5-μmBCDMOS工艺中进行了流片验证,TLP测试结果表明,和传统的华夫饼型可控硅静电防护器件(WSCR)相比,该器件有效将触发电压从18.05V降低至14.75V,将失效电流从

5、8.13A提高至15.45A,具有突出的ESD鲁棒性。器件原理分析和TCAD三维仿真解释了新结构对器件静电性能的影响。c.一种在NMOS源极添加一层窄的NWell层的改进型LVTSCR器件。该器件在0.5-μm5V/18V/24VCDMOS工艺中进行了流片验证,测试结果表明,相比较于传统的LVTSCR器件,该器件可有效的将维持电压从3.04V提高至4.09V。将失效电流从2.39A提高至5.54A。并且改进型LVTSCR十指结构的失效电流为30A,可运用于需要超高ESD防护等级的应用场合。d.电源轨线间箝位ESD防护器件的设计,论文对电源箝位(PowerClamp,PC

6、)器件的侦测电路与延时电路进行了优化,通过MOS管反馈和复位等方式有效增加延时时间。并在0.18μmBCD工艺中流片验证,测试结果表明这些改进后的PowerClamp可达到10kV及以上的人体模型防护等级。(2)针对一款数据总线接口芯片的静电防护需求,确定其各端口的ESD设I计窗口,选定I/O引脚、电源轨线、总线引脚适用的ESD防护器件。特别针对总线端口-7V-12V的信号传输要求,设计了一种高维持电压高失效电流的嵌入无沟道型LDPMOS的双向SCR器件。最后形成全芯片ESD防护网络,并优化版图布局流片。关键词:ESD全芯片防护;可控硅器件;失效电流;电源轨线箝位;华夫

7、饼结构;鲁棒性IIAbstractWiththerapiddevelopmentofsemiconductormanufacturingprocesses,processfeaturesizesshrinkfromsub-microntonano-scale,andthegateoxidelayerbecomesthinnerandthinnerandthediffusionareabecomesshallowerandshallower.Thedevelopmentoftheseprocessesleadstothereductiono

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。