fpga_asic-基于fpga的lvds高速差分板间接口应用

《fpga_asic-基于fpga的lvds高速差分板间接口应用》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、http://www.elecfans.com电子发烧友http://bbs.elecfans.com电子技术论坛基于FPGA的LVDS高速差分板间接口应用李云志，李立萍，杨恒(电子科技大学电子工程学院信息工程系，成都610054)摘要：随着ADC器件速率的提高以及FPGA、DSP器件运算速度的提升，高速AD和信号处理系统之间需要进行高速、稳定的数据传输，原来广泛应用CPCI以及FDPD高速总线的带宽已经无法满足宽带接收机的数据传输速率要求，成为影响接收机性能的新瓶颈。针对这一情况，提出了一种基于LVDS差分接口的DDR传输接口，解决了这一瓶颈，并且在实际硬件平台

2、上进行了FPGA实现，达到了18.4Gbit／s的接口速率。关键词：低电压差分信号，数字接收机，双倍数据率，现场可编程门阵列0引言随着ADC器件性能和DSP,处理能力的提高，板间数据传输需要更高的带宽才能满足应用要求。以现在主流的工业CPCI总线为例，其传输带宽最高为4Gbit／s，而采用FDPD以及最新FDPDII标准的工业总线，最大传输带宽也仅仅达到1.2Gbit／s和3.2Gbit／s，远远无法满足宽带接收机的传输接口带宽要求。因此，数字接收机内部的传输接口速率成为了有一个影响宽带数字接收机性能的瓶颈。近年来出现的LVDS具有高速、低功率、抗干扰性能好的特点

3、，非常适合于作为板间数据传输接口的标准。本文基于图1实现了一种基于LVDS差分传输技术，采用DDR双倍数据率技术进一步提高了数据传输速率，使接口数据速率最高可达到18.4Gbit／s的板间传输接口，而总线宽度仅仅为23位。并且采用了速率可灵活调整的时钟产生电路，可实现200、400和800MHz的DDR速率，完成了PCB布线及基于XilinxVertex2和Vertex4FPGA的DDR收、发器综合设计。并成功应用在采用了55351-1259和54457-1258通用接插件的AD9218ADC采集板与4处理器ADSPTS201数字信号处理板构成的通用信号处理系统上

4、。1发送端与接收端系统设计1.1发送与接收系统框图http://www.elecfans.com电子发烧友http://bbs.elecfans.com电子技术论坛传输接口原理图如图2。其中clk0和clk180两路反相时钟由FPGA内部的DCM模块将板载时钟芯片产生的100MHz时钟倍频产生，时钟可灵活配置为100、200和400MHz从而满足不同速率ADC数据流量传输，关于DCM的配置方法下文有详细描述。两个FIFO为FPGA内部的blockRAM软FIFO，是为了缓存来自ADC采集的数据。传输控制逻辑是为了产生对FIFO、ODDR以及各个传输控制信号，其内部

5、状态机状态转换图如图3。data-tx为LVCMOS2.5标准的单端控制信号，由该信号控制数据的传输与中止；ODDR模块的作用是将来自于两个FIFO的两路SDR单速率信号，转换为一路DDR信号。其内部原理下文有专门介绍。http://www.elecfans.com电子发烧友http://bbs.elecfans.com电子技术论坛DDR同步时钟clktx最高可由两级DCM倍频产生400MHz的数据传输始终，从而达到单路800MHz的DDR数据速率。该时钟信号通过LVDS驱动器差分传输给接收端，作为接收同步时钟。板间接插器一共分配了24路LVDS差分传输通道，其中

6、一路分配给同步时钟clktx，剩下的23对均可作为数据传输用，因此可以达到800MHz×23×1bit=18.4Gbit／s的接口速率。接收端原理图如图4。接收端接收到由发送端传输来的DDR数据信号、DDR同步时钟clktx以及数据同步信号data_tx。传输端控制逻辑根据data_tx信号使能DDR接收器IDDR以及后端的FIFO。DDR信号经过IDDR模块后生成两路普通数据信号D1out(9：0)和D2out(9：0)，经过数据转换模块转换为32位浮点数，供给接收FIFO。后端的四片ADSPTS201DSP芯片通过SDRAM接口或者64位通用总线访问接收FIF

7、O，提取AD采集的浮点数据，完成快速测频或者快速傅立叶变换等各种通用算法。1.2DDR信号产生电路：ODDR逻辑DDR双倍数据传输模式相较于SDR(singledatarate)在不改变时钟信号前提下，可利用时钟的双沿(上升／下降沿)进行数据采集传输，从而获得接近于SDR两倍的数据传输率，所以DDR技术优势显而易见，既可以保持时钟信号不变及电路稳定性，又可较大幅度提高数据传输速率。在发送端模块中，核心部分为ODDR模块，该模块的作用在于将两路SDR的数据率信http://www.elecfans.com电子发烧友http://bbs.elecfans.com电子技

8、术论坛号转