fpga_asic-可变参数交织编码器的fpga实现

fpga_asic-可变参数交织编码器的fpga实现

ID:34620800

大小:349.56 KB

页数:5页

时间:2019-03-08

fpga_asic-可变参数交织编码器的fpga实现_第1页
fpga_asic-可变参数交织编码器的fpga实现_第2页
fpga_asic-可变参数交织编码器的fpga实现_第3页
fpga_asic-可变参数交织编码器的fpga实现_第4页
fpga_asic-可变参数交织编码器的fpga实现_第5页
资源描述:

《fpga_asic-可变参数交织编码器的fpga实现》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、可变参数交织编码器的FPGA实现DesignofVariableParameterInterleaveronFPGA(镇江船艇学院)胡定军张伟石红梅HuDingjun,ZhangWei,ShiHongmei摘要:本文介绍了可变参数交织编码器FPGA实现的图形设计过程,给出了完整的设计思路和设计电路,并对设计进行了仿真实验,从仿真图中可以清楚的看出不同交织深度下的性能指标。关键字:交织编码器;FPGA;仿真中图分类号:TN92文献标识码:AAbstract:TheDesignofvariablepa

2、rameterinterleaveronFPGAisintroducedinthispaper.Thefullelectrocircuitanddesignideaarebroughtforward.Thesimulativeexperimentisdonebythedesign.Thecapabilityofvariableparameterinterleaverareincludedfromthesimulativechart.KeyWord:Interleaver;FPGA;Simulato

3、r在数字通信过程中,纠正通信过程中产生的突发错误和随机错误对通信质量有很大的影响。而每一种纠错错误的能力是有限的,当连续误码个数超过它的纠错能力之后,接收端的纠错译码便不能有效的降低信道误码率,造成接收机性能的恶化。为了克服信道中出现突发性错误,我们使用了交织编码技术。数字通信系统采用纠错码和交织编码,就具有了既能纠正随机差错,又能克服突发性差错的功能,大大提高了通信质量。交织编码技术,其作用就是将连续误码分散成非连续误码,增大纠错码对突发错误的纠错能力。在实际应用中,矩阵交织编码、卷积交织编码是

4、使用率较高的两种方式。本文采用矩阵交织编码技术对突发错误进行纠错。1矩阵交织编码工作原理矩阵交织编码,指把纠错编码器输出信号均匀分成m个码组,每个码组由n段数据构成,这样就形成一个n×m的矩阵。这个矩阵称为交织矩阵,数据按照行(列)的顺序进入交织矩阵,再按照列(行)的顺序从交织矩阵中送出,这样就完成了对数据的交织,如图1所示。⎡a11a21Lai1Lam1⎤⎢aaLaLa⎥⎢1222i2m2⎥⎢MMMM⎥⎢⎥aaLaLa⎢1j2jijmj⎥⎢MMMM⎥⎢⎥⎢⎣a1na2nLainLamn⎥⎦图1交

5、织矩阵n×m原理图也可以按照其它顺序从交织矩阵中读取数据,不管采用哪形式,其最终目的都是把输入数据的次序打乱,从而实现对连续误码的分散。在收端,可以采用与发端相同的方法对乱序数据再进行一次交织编码,从而使被打乱次序的数据还原成原始数据输出。2参数可变交织器的设计1由于是顺序写入、乱序读出,考虑到有一定的可变范围,所以写地址的产生我们用一个八位计数器构成(n=4,n=8,n=16的地址线均可包含其中)。如图2所示,从设计角度来看,读地址应当由写地址产生。读地址经过写地址线的重新排序组合形成,通过控制

6、端的选路模块实现了读地址的产生,选路功能是由自定义生成符号“XUANLU”实现的。如图2中所示,“XUANLU”模块中的A[1..0]是地址控制端,Q[7..0]是输入读地址,O[7..0]是输出读地址,P[7..0]输出写地址。它在输入地址总线Q[7..0]与地址控制端A[1..0]的共同控制下,随着控制端的不同,在内部多路复用器的作用下产生不同的输出地址。(在“XUANLU”模块中,预先产生了一段地址序列,这段序列在控制端的作用下控制选路器对写地址进行“跳线”)如果控制端A[1..0]在突变时

7、刻也要输出正确地读、写地址,这就需要控制端A[1..0]在突变时刻必须对地址产生电路进行清零复位,否则突变时刻的新的地址就不会从起始零点开始产生,而是接着原控制信号的地址序列继续产生新的地址序列,这样交织就不能使用这一段地址序列。因此,增加了一个清零控制,当每次控制端A[1..0]发生变化时送出一个清零信号到“CLRN”计数器清零端,这样自定义生成模块“XUANLU”地址输入端“INAD[7..0]”的地址清零一次,此时在新的交织深度控制下产生的读、写地址完全正确。NOT8COUNTLDNQ0AQ

8、AQ1BQBQ2CQCQ3AND8DQDQ4EQEQ5A1FQFQ6A0A[1..0]O7..0]GQGA[1..0]C[7..0]Q7HQHQ[7..0]P[7..0]GNCOUTINAD[7..0]OUTAD[7..0]GNDDNUPSETNCLRNXUANLUCLRNCLKCLK图2交织器的设计图在作4×4交织时,开辟16比特的存储空间进行交织在理论上是可行的,但这样不能同时在同一块存储空间上进行读、写操作,若开辟两块存储空间进行交替工作,则可以提高效率。所以,在原先n×n交

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。