16位高速流水线adc中采样保持电路的研究与设计

16位高速流水线adc中采样保持电路的研究与设计

ID:35029799

大小:3.63 MB

页数:76页

时间:2019-03-16

16位高速流水线adc中采样保持电路的研究与设计_第1页
16位高速流水线adc中采样保持电路的研究与设计_第2页
16位高速流水线adc中采样保持电路的研究与设计_第3页
16位高速流水线adc中采样保持电路的研究与设计_第4页
16位高速流水线adc中采样保持电路的研究与设计_第5页
资源描述:

《16位高速流水线adc中采样保持电路的研究与设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、密级:公开硕士学位论文16位高速流水线ADC中采样保持电路的研究与设计ResearchandDesignofaSampleandHoldCircuitfor16BitHighSpeedPipelinedADC作者姓名:杨龙学科、专业:微电子学与固体电子学指导教师:王宗民完成日期:2016.4中国航天科技集团公司ChinaAerospaceScienceandTechnologyCorporation独创性说明作者郑重声明:本硕士学位论文是我个人在导师指导下进行的研究工作及取得研究成果。尽我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写的研

2、究成果,也不包含为获得中国航天科技集团公司第一研究院或者其他单位的学位或证书所使用过的材料。与我一同工作的同志对本研究所做的贡献均已在论文中做了明确的说明并表示了谢意。作者签名:日期:中国航天科技集团公司硕士学位论文摘要流水线ADC能够在实现低功耗的同时,对转换速度和精度进行合理折衷,是高速高精度ADC领域的最佳选择。采样保持电路作为流水线ADC最前端的接口,其线性度和噪声性能制约着流水线ADC所能达到的最高性能。本文采用0.18μm,1.8V电源电压CMOS工艺设计了一种适用于16位100MSPS流水线ADC的采样保持电路。本文首先介绍了采样保持电路的基本原理和电

3、路结构,详细分析了各种非理想因素对采样保持电路各模块性能的影响。然后针对电路误差产生原因,提出了改进的电路结构。采样保持电路采用了电容翻转式结构,充分利用其噪声和带宽的优势。设计了一种双栅压自举开关,通过提高开关管的栅源电压,提高了开关的噪声性能和线性度,SFDR提高了3.6dB,有效位数提高了0.5bit。针对采样保持电路对运放增益,带宽,摆率和线性度的要求,设计了一种高性能的两级运放,其中第一级采用折叠共源共栅带增益自举结构,利用交叉耦合反馈和源级电阻反馈提高了运放的线性度。为了保证采样保持电路在正常时序下工作,设计了两相不交叠时钟。为了优化运放的功耗,本文提出

4、了一种开关电容动态偏置技术,在保证运放良好建立特性的基础上,优化运放在采样相的功耗,使运放的整体功耗降低了36%。使用Spectre对采样保持电路进行仿真,得到采样保持电路的无杂散动态范围SFDR为105.29dB,信噪失真比SNDR为96.85dB,有效位数为15.8bit,功耗为61mW。本文在采样保持电路设计和仿真的基础上,完成了采样保持电路版图的设计,充分考虑了差分电路的匹配性设计,采用了对称分布的版图结构,对高匹配模块居中摆放,对可能引入噪声的动态偏置电路和共模反馈电路偏外放置,对敏感而关键的输入对管进行噪声隔离。版图后仿真结果表明了版图设计的合理性。最后

5、对流片后的流水线ADC进行了测试,得到SFDR为91.9dB,SNDR为74.2dB,有效位数为12.04bit,DNL最大值为±0.3LSB,INL最大值为±2.3LSB。测试结果反映了采样保持电路良好的线性度,满足流水线ADC对采样保持电路的要求。关键词:流水线ADC;采样保持电路;双栅压自举开关;动态偏置电路;两相不交叠时钟-I-杨龙:16位高速流水线ADC中采样保持电路的研究与设计ResearchandDesignofaSampleandHoldCitucitfor16BitHighSpeedPipelinedADCAbstractPipelinedADCa

6、chieveslowpowerdissipationwiththereasonablecompromisebetweenspeedandsolution.SothepipelinedADCisprobablytheoptimalchoiceforhighspeedandhighresolutionADCs.Asthefront-endinterfaceofthepipelinedADC,thesampleandholdcircuitshouldachievehighlinearityandlowniose,whichwouldinfluencetheperforma

7、nceofthepipelinedADC.Asampleandholdcircuitfor16bit100MSPSpipelinedADCisdesignedwith0.18μm,1.8VpowersupplyCMOSprocessinthisthesis.Firstthebasicprinciplesandcircuitarchitectureofthesampleandholdcircuitisintroducedandthenonidealfactorsofthesampleandholdcircuitisanalyzed.Theimprovedarchi

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。