ADC的采样保持电路的设计

ADC的采样保持电路的设计

ID:40547328

大小:471.45 KB

页数:4页

时间:2019-08-04

ADC的采样保持电路的设计_第1页
ADC的采样保持电路的设计_第2页
ADC的采样保持电路的设计_第3页
ADC的采样保持电路的设计_第4页
资源描述:

《ADC的采样保持电路的设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、集成电路设计与开发DesignandDevelopmentofIC一种用于高速ADC的采样保持电路的设计林佳明,戴庆元,谢詹奇,倪丹(上海交通大学微纳科学技术研究院,上海200030)摘要:设计了一个用于流水线模数转换器(pipelinedADC)前端的采样保持电路。该电路采用电容翻转型结构,并设计了一个增益达到100dB,单位增益带宽为1GHz的全差分增益自举跨导运算放大器(OTA)。利用TSMC0125μmCMOS工艺,在215V的电源电压下,它可以在4ns内稳定在最终值的0105%内。通过仿

2、真优化,该采样保持电路可用于10位,100MS/s的流水线ADC中。关键词:采样保持电路;增益自举跨导运算放大器;流水线模数转换器中图分类号:TN432文献标识码:A文章编号:10032353X(2008)0220179204DesignofSample2HoldCircuitforHigh2SpeedADCLinJiaming,DaiQingyuan,XieZhanqi,NiDan(ResearchInstituteofMicro/NanoScienceandTechnology,Shangha

3、iJiaoTongUniversity,Shanghai200030,China)Abstract:Asample2hold(S2H)circuitforthefront2endedpipelinedanalog2to2digitalconverter(ADC)waspresented.Capacitorflip2aroundarchitecturewasusedintheS2Hcircuit.Afulldifferentialgain2boostedoperationaltrans2conduc

4、tanceamplifier(OTA)wasalsodesignedwith100dBgainand1GHzunitgainbandwidthshowedintheBodeplotmeasurements.Thecircuitsettlesinlessthan4nsatthefinalvalueof0105%usingtheTSMC0125μmCMOSprocessat215V.Withoptimization,theS2Hcircuitcanbeadoptedin10bit,100MS/spip

5、elinedADC.Keywords:sample2holdcircuit;gain2boostedOTA;pipelinedADCEEACC:1265H大器的结构以及对其性能产生影响的因素和采样保0引言持电路的结构,最后给出了仿真结果。近年来,随着数字信号处理技术的迅猛发展,1OTA的设计数字信号处理技术广泛地应用于各个领域。因此对作为模拟和数字系统之间桥梁的模数转换器(ADC)的性能也提出了越来越高的要求。低电压111OTA结构高速ADC在许多的电子器件的应用中是一个关键在215V的电源电压下

6、,虽然套筒式共源共栅[2]部分。由于其他结构诸如两步快闪结构或内插式结结构具有高速、高频、低功耗的特点,但由于套构都很难在高输入频率下提供低谐波失真,因此流筒式结构的输出摆幅低,不太适合低压下的设计。水线结构在高速低功耗的ADC应用中也成为一个因此折叠式共源共栅的运放结构是一个较好的选比较常用的结构。择,如图1(a)所示。由于该OTA将用于闭环结作为流水线ADC前端的采样保持电路是整个构,为了减少输入端的寄生电容,采用了NMOS管系统的关键模块电路之一。设计一个性能优异的采作为输入管。样保持电路是

7、避免采样歪斜(timingskew)最直接本文采用如图1(b)所示的增益自举电路结[1]构。放弃使用四个单端输入2单端输出的运放是因的方法。本文基于TSMC0125μmCMOS工艺,设计了一为后者不仅会增加功耗和面积,而且由于不可避免个具有高增益、高带宽的OTA,并且利用该OTA地采用电流镜结构会引入镜像极点,限制了OTA构造一个适用于10位,100MS/s的流水线ADC的的频率特性,使其单位增益带宽变小。为了提供最采样保持电路。文章讨论了适宜采用的跨导运算放大的输出摆幅,放大器A2必须采用NMO

8、S的输入February2008SemiconductorTechnologyVol133No12179林佳明等:一种用于高速ADC的采样保持电路的设计[3]差动对。同理,放大器A1必须采用PMOS作为是M1管的宽和长;CL是负载电容。根据式(2),输入差动对。提高单位增益带宽可以通过:增加尾电流,但这样会增加功耗;增大W1,但会增大折叠点处的寄生电容,减小相位裕度。同时,OTA的有限增益和有限的稳定时间会使采样保持的实际结果与理想情况之间出现偏差,例如信号失真,低信噪比(SNR)

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。