基于pci总线的串行通讯控制器的设计

基于pci总线的串行通讯控制器的设计

ID:35105882

大小:7.49 MB

页数:77页

时间:2019-03-18

基于pci总线的串行通讯控制器的设计_第1页
基于pci总线的串行通讯控制器的设计_第2页
基于pci总线的串行通讯控制器的设计_第3页
基于pci总线的串行通讯控制器的设计_第4页
基于pci总线的串行通讯控制器的设计_第5页
资源描述:

《基于pci总线的串行通讯控制器的设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、学校代码:_1〇星_分类号:迎巡UDC.:6213'学号:133495-'、片-,分‘遞購聽'''顯義来魚大净電工程硕±学位论文基于PCI总线的串行通讯控制器的设计(学位论文形式:应用研究)研巧生姓名:顾秋萍导师姓名:李冰教授王胜高工申请学位类别工捏硕±学位授予单位东南大学一级学科名称集成电路工程论文答辩日期2016年6月23日二级学科名称巧模混合巧成电巧学位授予日期2016年月日答辩委S会主席李巧逆评阅人古审2016年6月21日表兩大

2、?參工程硕±学位论文基于PCI总线的串行通讯控制器的设计专业名称:集成电路工程研究生姓名:顾秋莲导师姓名:李冰(教授)王胜(高工)2016年6月21日THEDE別GNOFSERIALCOMMUNICATIONCONTROLLERBASEDONPCIBUSAThesisSubmited化Southea巧UniversityFortheAcademicDereeofMasterofEnineeringggBYGUiuinQpgSupervisedb

3、yProfessorLIBingAndA巧ociatc民c化江rchcrWANGShcngSchoolofInteratedCircuitsgSoutheastUniversity2016独创性声明东南大学学位论文独创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研巧成果。尽我所知il,除了文中特别加U标注和致谢的地方外,论文中不包含其他人己经发表或撰写过的研究成果,也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材料一。与我同工作的同志对本研究所做

4、的任何贡献均已在论文中作了明确的说明并表示了谢意。^娇啼象曰期.《乂:兴/<研巧生签名:东南大学学位论文使用授权声明东南大学、中国科学技术信息研巧所、国家图书馆有权保留本人所送交学位论文的复印件和电子文档,可W采用影印、缩印或其他复制手段保存论文。本人电子文档的内一容和纸质论文的内容相致。除在保密期内的保密论文外,允许论文被査阅和借阅,可W公布(包括刊登)论文的全部或部分内容。论文的公布(包括刊登)授权东南大学研巧生院办理。^研究生答名:导师签名;^摘要一随着互联网逐渐进入大数据时代,种必然庭势研究

5、离效高速的串行通讯成为。路由器的广域一网接口卡般都采用基于外围部件互联(PeriheralComonentInterconnectPCI)总线的高速串行通pp,讯控制器进行控制。高级数据链路控制协议(HihLevelDataLinkControlHDLC)是数据链路层中g,,最常用的协议,它具有强大的差错检测功能和高可靠、高效率、透明传输的特点能应用于任何面向比持的髙速数据传输系统中。因此,本文采用HDLC协议控制器处理串行通讯中的数据,保证了数据的正确传输。一,本文在分析PCI总线与HDLC枕议的基础上,设计了

6、种基于PCI总线的串行通讯控制器描述了HDLC控制器与PCI总线进行通信的接曰信号。设计分为发送和接收两个模块,两大模块的工作互不干扰,分别由各自的控制器加W控制。HDLC发送器包括并串移位寄存器、晌校验序列FrameCheckSeuenceFCS)发生器,(q,、零插入、标志停止字的产生W及发送控制等模块皿LCS校验器,FCS校验接收器包括标志停止字检测、零检测、FC、串并转换、接收控制等模块。其中部分采用循环兀余校验(CclicRedundamiCheckCRC),W保证数据传输的正确性和完整性。通yyj。过

7、对发送和接收控制模块的重点描述,说明了系统中数据发送和接收处理的详细过程本文采用VeriloHDL语言进行电路设化并且使用Modelsim软件进行功能仿真。在TSMCg90nm工艺下,电路的工作频率可达到400MHz。最后,通过FPGA验证证明了设计能够正确完成数一据的发送和接收功能。此外,6,若传输字节数据在使用1位CRC时发送模块的吞吐率最高可达80Mb/s,,接收模块的吞吐率最高可达94Mb/s能满足商速串行通讯的需求。关键词:HDLC协议;PCI总线;串行通讯;循环冗余校验;FPGAIAbstractAbst

8、巧ctWiththeInternetenteringtheeraofbigdata^

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。