资源描述：
《课程设计内容与要求》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。
1、课程设计内容与要求1,用开关按键表示脉冲，每个脉冲代表100米，10个脉冲1公里，每公里1.4元，能同步显示里程和费用；2,低于2公里5元计费，高于2公里总费用二起步费用+（里程公里）：里程单价+等候时间★等后单价；3,等候时间大于2分钟，按每分钟1.3元计费；4,可以设定起步价和里程单价。一、设计原理与技术方法：包括：电路工作原理分析与原理图、元器件选择与参数计算、电路调试方法与结果说明；软件设计说明书与流程图、软件源程序代码、软件调试方法与运行结果说明。根据设计要求，系统的输入信号elk,计价开始信号start,等待信号stop,里程脉冲信号fin。系统的输出信号有：
2、总费用数CO—c3,行驶距离k0—k1,等待时间m0—ml等。系统有两个脉冲输入信号clk_750k,fin,其中clk_750k将根据设计要求分频成14hz,15hz和1hz分别作为公也计费和超时计爾的脉冲。两个控制输入开关start,stop；控制过程为：start作为计费开始的开关，当start为高电平时，系统开始根据输入的情况计费。当有乘客上车并开始行驶时，fin脉冲到来，进行行驶计费，此时的stop需要置为0；如需停车等待，就把stop变为高电平，并去除fin输入脉冲，进行等待计费；当乘客下车且不等待时，直接将start置为0,系统停止工作；价格开始归为起步价5
3、.0元。整个设计由分频模块，计量模块，计费模块，控制模块和显示模块五个部分组成。其中计量模块是整个系统实现里程计数和时间计数的重要部分；控制模块是实现不同计费方式的选择部分，根据所设计的使能端选择是根据里程计费还是根据等待时间计费，同时设计通过分频模块产生不同频率的脉冲信号来实现系统的计费。计量模块采用1hz的驱动信号，计费模块采用14hz,13hz的驱动信号；计量模块每计数一次，计量模块就实现14次或者13次计数，即为实现计时的1.3元/min,计程时的1.4元/km的收费。组成框图如下所示：1•百进制模块：实现百米脉冲的驱动信号，元件框图如图3所示：图3百进制模块框图
4、源程序如下：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitybaijinzhiisport(start,clk2:instd」ogic;-秒脉冲a:outstd」ogic_vector(3downto0));endbaijinzhi;architecturert1ofbaijinzhiissignalcount_1:std」ogic_vector(3downto0);begina<=count_1;process(start5clk2)beginif(start='O,
5、)thencount_1<=,,0000M;elsif(clk2,eventandclk2=1')thenif(count_1=n0111n)thencount_1<=,,0000H;elsecount_1<=count_1+'1endif;endif;endprocess;endrt12•计费模块；实现里程和等候时间的计费并输出到显示，元件框图4如下：图4计费模块框图源程序如下：LibraryIEEE;useIEEE.std_logic_1164.all;uselEEE.std」ogic_arith.all;useIEEE.std_logic_unsigned.all;
6、entityjifeiisport(clk2:instdjogic;-计费驱动信号start:instdjogic;-计费开始信号c0,c1,c2,c3:bufferstd」ogic_vector(3downto0));endjifei;architecturert1ofjifeiisbeginprocess(clk2,start)beginifstart=,O,thenc3<=H0000H;c2<=H0000H;c1<=H0101M;c0<=,,0000n;“起步价5元elsifclk2*eventandclk2=1fthenifcO=,,1OO1MthencO<=,,
7、OOOOM;ifc1=”1001”thenc1<=,,0000M;ifc2=H1001Mthenc2<=H0000H;ifc3=H1001Hthenc3<=M0000n;elsec3<=c3+1;endif;elsec2<=c2+1;endif;elsec1<=c1+1;endif;elsec0<=c0+1;endif;endif;endprocess;endrt1;3•公里模块实现历程的计数和输出计费脉冲，元件框图5如下:图5公里模块框图源程序如下：libraryieee;useieee.std_logic_1164.all
