《单片机时钟控制系统设计》课程设计

《单片机时钟控制系统设计》课程设计

ID:35625547

大小:175.06 KB

页数:15页

时间:2019-04-03

《单片机时钟控制系统设计》课程设计_第1页
《单片机时钟控制系统设计》课程设计_第2页
《单片机时钟控制系统设计》课程设计_第3页
《单片机时钟控制系统设计》课程设计_第4页
《单片机时钟控制系统设计》课程设计_第5页
资源描述:

《《单片机时钟控制系统设计》课程设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、《单片机时钟控制系统设计》课程设计学生姓名:学号:专业班级:指导教师:二00八年七月四日-14-目录1.课程设计目的…………………………………………………第2页2.课程设计题目描述和要求……………………………………第2页3.课程设计报告内容……………………………………………第2页4.课程设计体会…………………………………………………第13页参考文献…………………………………………………………第13页附录1……………………………………………………………第14页-14-单片机时钟控制系统设计1、课程设计目的

2、1.1、掌握单片机实际系统的开发步骤;1.2、进一步掌握单片机的中断系统及其服务程序的编写方法;1.3、掌握定时系统、计数初值的计算;1.4、掌握硬件设计并熟悉AT89C51的功能及引脚;1.5、掌握单片机汇编程序的设计、编写及调试的方法;2、课程设计题目描述和要求基于AT89C51(时钟频率等于12MHZ)设计单片机时钟控制系统,主要由AT89C51、6位LED显示器、4个按钮组成。通过AT89C51内部定时器T0中断来计时,再通过6位LED显示器来显示出来,通过定时器T1、外部中断0、外部中断1及外

3、部按钮来调整时间。其中4个按钮的作用如下:按钮1:单片机的复位按钮;按钮2:小时的调整按钮;按钮3:分钟的调整按钮;按钮4:秒的调整按钮。按复位键后,单片机时钟从零开始计时;当时间出现偏差时,可以通过时、分、秒的调整按钮来调整时间或者通过调整按钮来设定我们所需要的初始时间;当时间达到了23时59分59秒时,再过1秒时钟控制系统就会自动变为0时0分0秒。3、课程设计报告内容3.1总体方案该时钟控制系统电路是基于AT89C51芯片设计的,还包括一些LED显示管、按钮、晶振器等。其设计原理如图1所示:图1硬件

4、框架图利用上述设计原理图,通过Protel软件可得系统的电路原理图(见附录1)。3.2硬件介绍本设计采用硬件有AT89C51单片机,并行I/O接口芯片74LS273、6个LED显示器和4个控制按钮,其中3个按钮调整时间(按钮2:小时的调整按钮;按钮3:分钟的调整按钮;按钮4:秒的调整按钮)。-14-3.2.1AT89C51单片机介绍AT89C51是一种带4K字节闪烁可编程可擦除只读存储器(FPEROM—FalshProgrammableandErasableReadOnlyMemory)的低电压,高性能

5、8位微处理器,俗称单片机。该器件采用ATMEL高密度非易失内存制造技术制造,与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁内存组合在单个芯片中,ATMEL的AT89C51是一种高效微控制器,为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。AT89C51引脚图如图2所示。图2AT89C51引脚图1)主要特性与MCS-51相容;4K字节可编程闪烁内存;寿命:1000写/擦循环;数据保留时间:10年;全静态工作:0Hz-24Hz;三级程序内存锁定;128×8位内部RAM;32

6、可编程I/O线;两个16位定时器/计数器;5个中断源;低功耗的闲置和掉电模式;片内振荡器和时钟电路。2)管脚说明 ·VCC:供电电压。 ·GND:接地。 ·P0口:P0口为一个8位漏极开路双向I/O口,每脚可吸收TTL门电流。当P1口的管脚第一次写“1”时,被定义为高阻输入。P0能够用于外部程序数据存储器,它可以被定义为数据/地址的第八位。在FLASH编程时,P0口作为原码输入口,当FLASH进行校验时,P0输出原码,此时P0外部必须被拉高。 ·P1口:P1口是一个内部提供上拉电阻的8位双向I/O口,P

7、1口缓冲器能接收输出4个TTL门电流。P1口管脚写入“1”后,被内部上拉为高,可用作输入,P1口被外部下拉为低电平时,将输出电流,这是由于内部上拉的缘故。在FLASH编程和校验时,P1口作为第八位地址接收。-14-·P2口:P2口为一个内部上拉电阻的8位双向I/O口,P2口缓冲器可接收,输出4个TTL门电流,当P2口被写“1”时,其管脚被内部上拉电阻拉高,且作为输入。并因此作为输入时,P2口的管脚被外部拉低,将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序内存或16位地址外部数据存储器进行存取时

8、,P2口输出地址的高八位。在给出地址“1”时,它利用内部上拉优势,当对外部八位地址数据存储器进行读写时,P2口输出其特殊功能寄存器的内P2口在FLASH编程和校验时接收高八位地址信号和控制信号。·P3口管脚是8个带内部上拉电阻的双向I/O口,可接收输出4个TTL门电流。当P3口写入“1”后,它们被内部上拉为高电平,并用作输入。作为输入,由于外部下拉为低电平,P3口将输出电流这是由于上拉的缘故。P3口也可作为AT89C51的一些特殊功能口,P

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。