高速多路实时数据采集处理系统设计

高速多路实时数据采集处理系统设计

ID:36663552

大小:691.37 KB

页数:3页

时间:2019-05-13

高速多路实时数据采集处理系统设计_第1页
高速多路实时数据采集处理系统设计_第2页
高速多路实时数据采集处理系统设计_第3页
资源描述:

《高速多路实时数据采集处理系统设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、第30卷 第24期计 算 机 工 程2004年12月Vol.30№24ComputerEngineeringDecember2004·开发研究与设计技术·文章编号:1000—3428(2004)24—0180—03文献标识码:A中图分类号:TP302高速多路实时数据采集处理系统设计肖金球,冯 翼,仲嘉霖(苏州科技学院电子与信息工程系,苏州)215011摘 要:介绍了以CPLD为核心处理芯片的多路数据采集系统的实现方法。该系统通过高速状态机直接将采样数据储存到高速缓冲SRAM阵列中,然后再转存至低速存储器(SDRAM)中,再由CPLD构成的滤波器进行数据

2、处理,整个系统由CPLD和单片微控制器进行联合控制。采用3块TI公司的8位80MSPS的高速单流水线A/D芯片TLV5580采集数据,通过延迟流水采样技术可实现对24路通道,最高采样率为的240MHz模拟信号的采集和处理;采用ALTERA公司的CPLD芯片EPF10K10AFC256-1实现数据处理。通过仿真和调试运行,验证了复杂的数据处理过程被大大简化了,整个系统高速、紧凑,具有良好的抗干扰性。关键词:CPLD;滤波器;SRAM缓冲阵列;高速数据采集DesignofHigh-speedMulti-channelReal-timeDataAcquisi

3、tionandProcessingSystemXIAOJinqiu,FENGYi,ZHONGJialin(Dept.ofElectronics&InformationEngineering,USTS,Suzhou215011)【】AbstractThisarticleintroducesthemethodofthemulti-channeldataacquisitionsystemwithCPLDasitskernelprocessorchip.Inthebeginning,acquiredsamplingdataissavedupinSRAMcush

4、ionarraythroughhighspeedstationmachine,thenputintolowspeedSDRAM,andthenprocessedbyfilter,whichiscomposedoftheCPLD.SothewholesystemiscontrolledbyCPLDandMCU.ByusingthreechipsTLV5580,whichisa8-bit80MSPS(MSamples/sec)high-speedsinglepipelineA/DchipproducedbyTexasInstrumentsCo.,andus

5、ingdelay-pipeline-samplingtechnique,thewholesystemcanrealizemaximalsampling240MHz,acquireandhandle24channelsanalogsignalsatthesametime.DataprocessingusesEPF10K10AFC256-1chipproducedbyALTERACo.Thesimulatedresultsandtheperformanceofactuallyrunningverifythatthecomplexdataprocessing

6、hasbeenturnintoeasysignificantly,andthewholesystemwithhigh-speed,smallerbulk,effectiveanti-interference.【】KeywordsCPLD;Filter;SRAMcushionarray;High-speeddataacquisition过去前端的可编程数字信号处理(DigitalSignal这种低级的控制实在太没有必要。Processing,DSP)算法,如FFT、FIR、IIR滤波器,都是利用在本系统中通过高速状态机直接将采样数据储存到高速DSP构建的

7、,但是由于DSPCPU的工作方式是通过内部的逐缓冲SRAM阵列中,然后再转存至低速存储器(SDRAM)中,条执行软件指令来完成各种运算和逻辑功能的,因而无论多再由CPLD构成的数字信号处理器进行数据处理。其中高速么高的工作时钟频率和多么好的指令时序方式,在排队式串SRAM缓冲阵列、SDRAM阵列、实时信号处理全部由Altera行指令执行方式面前,其工作速度和效率也将大打折扣,所的EP1SGX40D进行控制,而该芯片的上电初始化以及处理以现在大多为现场可编程门阵列(FieldProgrammableGate好的数据转存、键盘、液晶等其他外围电路则由单EZ

8、-USBArray,FPGA)或者复杂可编程逻辑器件(ComplexProgrammableL

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。