可编程逻辑器1

可编程逻辑器1

ID:37076231

大小:7.51 MB

页数:128页

时间:2019-05-11

可编程逻辑器1_第1页
可编程逻辑器1_第2页
可编程逻辑器1_第3页
可编程逻辑器1_第4页
可编程逻辑器1_第5页
资源描述:

《可编程逻辑器1》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第八章可编程逻辑器件内容提要1.介绍各种可编程逻辑器件的结构、工作原理和使用方法2.可编程逻辑器件的编程方法和在系统可编程技术的介绍18.1概述1.集成电路的分类:按集成度分:SSI:器件级(门电路、触发器等)MSI:部件级(计数器、移位寄存器等)LSI:系统级(含控制器的电子系统)VLSI:复杂系统级(大容量Memory、微处理器等)28.1概述按处理信号分:模拟IC(A/D,D/A,放大,滤波等功能)数字IC(组合电路,时序电路,数字系统)综合性IC(即数模混合,SOC,嵌入式系统等)按通用性、使用量分:通用IC:存贮器、微处理器等专用IC(ASI

2、C):全定制ASIC、半定制ASIC、可编程ASIC38.1概述可编程ASICSPLD(简单PLD):PAL、GAL、PALCE等CPLD(复杂PLD):ispLsI1000、MACH5系列、XC9000系列、MAX7000、MAX9000系列等FPGA(现场可编程门阵列):XC4000/5000系列、FLEX8000系列FLEX10K、FLEX20K系列等48.1概述集成度情况:Lattice:ispLSI6000系列,集成度达到25000个等效PLD门,320个宏单元Altera:MAX9000系列,24000个等效PLD门,1024个宏单元Alt

3、era:FLEX10K25025万个等效PLD门XiLinx:两年前推出的FPGA×CV1000可达到100万个等效PLD门。58.1概述①理论上采用通用型的中小规模IC可以组成任何复杂的数字系统,但体积大而笨重、功耗大,可靠性差。②为某种专门用途而设计的集成电路叫做专用集成电路,即ASIC,通常把所设计的系统做成一片大规模集成电路,故体积小、功耗低、重量轻、可靠性高。68.1概述③可编程逻辑器件的逻辑功能由用户对器件编程来设定,以前用户在计算机上使用编程软件编写逻辑功能,然后通过编程器下载到器件上。新一代的在系统可编程器件,编程时不需要使用专门的编程

4、器,只要将计算机运行产生的编程数据直接写入PLD就行了。这样就使普通的用户设计复杂的系统成为现实(以前是不可能的)。78.1概述2.PLD的电路表示法(1)基本门电路的PLD表示法:1)固定连接、不可改变的“硬线连接单元”2)可通过编程接通的“被编程接通单元”3)可通过编程断开的“被编程擦除单元”4)互补输出的缓冲器,见图8.1.1(d)。5)三态输出的缓冲器,见图8.1.1(e)。6)与门的PLD表示,详见图8.1.1(a),A、B、C、D称为输入项,P=ABD称为乘积项。图8.1.1(b)中P=088.1概述7)或门的PLD表示详见图8.1.1(c

5、),Y=P1+P3+P48)与阵列、或阵列的PLD表示如图8.2.1所示。(2)PLD由两种基本的门阵列——与门阵列和或门阵列以及相关器件组成,如图8.2.1所示。98.1概述图8.1.1PLD电路中门电路的惯用画法(a)与门(b)输出恒等于0的与门(c)或门(d)互补输出的缓冲器(e)三态输出的缓冲器10*8.2现场可编程逻辑阵列(FPLA)FPLA由可编程的与逻辑阵列和可编程的或逻辑阵列以及输出缓冲器组成。如图8.2.1所示。图中的与逻辑阵列最多可以产生8个可编程的乘积项,或逻辑阵列最多能产生4个组合逻辑函数。时序逻辑型FPLA见图8.2.3。11

6、*8.2现场可编程逻辑阵列(FPLA)图8.2.1FPLA的基本电路结构可产生8个可编程的乘积项可产生4个组合函数(即4个与或式)12*8.2现场可编程逻辑阵列(FPLA)图8.2.3时序逻辑型FPLA的电路结构138.3可编程阵列逻辑(PAL)采用双极型工艺制作,熔丝编程方式。PAL由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路三部分组成。通过对与阵列编程可以获得不同形式的组合逻辑函数。有些PAL器件的输出电路中设置有触发器和从触发器输出到与阵列的反馈线,故可利用这种PAL器件组成各种时序电路。(392页)148.3.1PAL的基本电路结构PAL器

7、件中最简单的一种电路结构形式见图8.3.1,它仅包含一个可编程的与逻辑阵列和一个固定的或阵列。编程原理:在尚未编程之前,与阵列的所有交叉点上均有熔丝接通。编程将有用的熔丝保留,将无用的熔丝熔断,即得到所需的电路。详见P393图8.3.2例子。158.3.1PAL的基本电路结构图8.3.1PAL器件的基本电路结构168.3.1PAL的基本电路结构图8.3.2编程后的PAL电路178.3.1PAL的基本电路结构目前常见的PAL器件中,输入变量最多的可达20个,与逻辑阵列乘积项最多的有80个,或逻辑阵列输出端最多的有10个,每个或门输入端最多的达16个。在许

8、多型号的PAL器件中还增加了各种形式的输出电路,以扩展电路的功能和增加使用的灵活性。188.3

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。