2006下学期B卷答卷

《2006下学期B卷答卷》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、杭州电子科技大学学生考试卷（B）卷考试课程EDA技术与VHDL考试日期年月日成绩参考答卷课程号教师号任课教师姓名考生姓名学号（8位）年级专业一、选择题：（20分）1．大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是：___D__A.CPLD是基于查找表结构的可编程逻辑器件B.CPLD即是现场可编程逻辑器件的英文简称C.早期的CPLD是从FPGA的结构扩展而来D.在Xilinx公司生产的器件中，XC9500系列属CPLD结构2．基于VHDL设计的仿真包括有①门级时序仿真、②行为仿真、③功能仿真和④前端功能仿真这四种，按照自顶向下

2、的设计流程，其先后顺序应该是：_________DA．①②③④B.②①④③C．④③②①D．②④③①3．IP核在EDA技术和开发中具有十分重要的地位，IP分软IP、固IP、硬IP；下列所描述的IP核中，对于固IP的正确描述为：__________DA．提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路B．提供设计的最总产品——模型库C．以可执行文件的形式提交用户，完成了综合的功能块D．都不是4．下面对利用原理图输入设计方法进行数字电路系统设计，哪一种说法是正确的：__________BA．原理图输入设计方法直观便捷，很适合完成较大规模的电路系统设计B

3、．原理图输入设计方法一般是一种自底向上的设计方法C．原理图输入设计方法无法对电路进行功能描述D．原理图输入设计方法不适合进行层次化设计5．在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是：_______DA．PROCESS为一无限循环语句B．敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动C．当前进程中声明的变量不可用于其他进程D．进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成6．对于信号和变量的说法，哪一个是不正确的：_________AA．信号用于作为进程中局部数据存储单元B．变量的赋值是立即完成的C．

4、信号在整个结构体内的任何地方都能适用D．变量和信号的赋值符号不一样7．下列状态机的状态编码，_________方式有“输出速度快、难以有效控制非法状态出现”这个特点。AA．状态位直接输出型编码B．一位热码编码C．顺序编码D．格雷编码8．VHDL语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库：_______DA．IEEE库B．VITAL库C．STD库D．WORK工作库9．下列4个VHDL标识符中正确的是：_______BA．10#128#B．16#E#E1C．74HC124D．X_1610．下列语句中，不属于并行语句的是：_______BA．进程语句B．C

5、ASE语句C．元件例化语句D．WHEN…ELSE…语句二、EDA名词解释（10分）写出下列缩写的中文（或者英文）含义：1.ASIC专用集成电路2.FPGA现场可编程门阵列3.IP知识产权核（软件包）4.JTAG联合测试行动小组5.HDL硬件描述语言第1页共5页三、VHDL程序填空：（10分）以下程序是一个BCD码表示0～99计数器的VHDL描述，试补充完整。libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitycnt100bisport(clk,rst,en:instd_l

6、ogic;cq:outstd_logic_vector(7downto0);--计数输出cout:outstd_logic);--进位输出endentitycnt100b;architecturebhvofcnt100bisbeginprocess(clk,rst,en)variablecqi:std_logic_vector(7downto0);beginifrst='1'thencqi:=(others=>‘0’);--计数器清零复位elseifclk’eventandclk=‘1’then--上升沿判断ifen='1'thenifcqi(3downto0)<"10

7、01"then--比较低4位cqi:=cqi+1;--计数加1elseifcqi(7downto4)<"1001"then--比较高4位cqi:=cqi+16;elsecqi:=(others=>'0');endif;cqi(3downto0):=“0000”;--低4位清零endif;endif;endif;endif;ifcqi=“10011001”then--判断进位输出cout<='1';elsecout<='0';endif;cq<=cqi;endprocess;endarchitecturebhv;四、VHDL程序改错：（10