2008级数字逻辑电路期末试卷A

《2008级数字逻辑电路期末试卷A》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、Xxxxxxxxxxxxxx2009—2010学年度第二学期xx系计算机专业xx级《数字逻辑》期末考试试卷A卷姓名：学号：成绩：一、单项选择题（12分，每题2分）1.用8421码表示十进制数65，可以写成。A．65BCDB.1000001BC.01100101BCDD.41H2.在下列逻辑部件中，属于组合逻辑部件的是。A．触发器B.计数器C.移位寄存器D.加法器3.通常时序逻辑电路中一定含有。A．加法器B.触发器或锁存器C.数据选择器D.译码器4.下列各种功能的触发器中，对输入有约束条件的是。A．JK触发器B.RS触发器C.D触发器D.T触发器5.异步时序电路和同

2、步时序电路比较,其差异在于前者。A．输出只与状态有关而与输入无关B.没有触发器C.没有统一的时钟脉冲控制D.没有稳定的状态6.目前复杂可编程逻辑器件CPLD的可重复编程的次数一般为。A.0次B.一次C.100次左右D.10000次以上二、填空题（22分，每空2分）1、对于任何逻辑函数，不管它的逻辑变量个数多少、逻辑运算关系多么复杂，其函数值只有和两种。2、TTL集成电路的输入端悬空，相当于加入 电平；输入端接第5页共5页+5V，相当于加入 电平。3、译码器有N个输入信号和M个输出信号，若为全译码器，则N与M的关系是。4、组合电路逻辑功能的描述方法有逻辑图、真值表、

3、卡诺图和逻辑表达式。其中，和的描述是唯一的。5、在数字系统中，要把并行数据转换成串行数据，或把串行数据转换成并行数据，应选用的数字部件为。6、各种触发器都具有表示其自身特性的特征方程，JK触发器的特征方程为，D触发器的特征方程为，T触发器的特征方程为。一、简单分析题1、（8分）下图为四个D触发器构成的串行移位与串改并电路，请分析串行移位以及串改并的原理。第5页共5页2、（15分）试分析如图（a）所示的时序电路，（1）列出其驱动方程、输出方程和状态方程；（2）设电路的初始状态为0，画出在图（b）所示波形作用下，Q和Z的波形图。第5页共5页四、综合分析与设计题1、（1

4、2分）用集成四位二进制加法计数器74LS161实现十进制计数器；（分别用清零法和置数法）（74LS161功能：：异步清零；：同步置数；EP、ET：计数使能；CO为进位输出）2、（16分）请设计一个七进制的可逆计数器，要求当控制线A输入为“1”实现加1计数，当A输入为“0”时实现减1计数，并判断其能否自启动。第5页共5页3、（15分）试设计一个011序列信号检测器，用来检测串行二进制代码。要求：每当连续输入0、1、1时，检测器输出Z为“1”，否则，输出为“0”.试画出其原始状态图,并进行状态化简,给出状态编码。第5页共5页