数字电路习题课组合逻辑

《数字电路习题课组合逻辑》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、例试用四位二进制加法器CT74LS283构成可控的加法、减法器（允许附加少量门）。B011111A3A2A1A0B3B2B1S3’S2’S1’S0’C’1B+B=1111B=10000-B-1A-B=A+B+1-10000按位取反各位不变和S’借位C’为进位取反习题课分析：分析：1.A-B0时A与B相减的结果与采用补码相加的比较A=0101B=0001求A-B补码相加A补0101(-B)补1110+01001直接相减A0101B0001-010000100借位（进位反相）1.A-B<0时B=0101A=0001补码相加A补0001(-B)补1

2、011+11100借位11000直接相减A0001B0101-0100-C’=1=1=1=1S3’S3S2S1S0CS2’S1’S0’当C’=1，有借位A-B<0=((A-B))补)补=(S’)反+1补码再求补得原码A1=A加异或门求反和S加异或门求反C’=1,实现加1当C’=0，无借位加异或门不反相C’=0,不实现加1S’=(A+(-B))原=A-BS’=(A-B)补(A+(-B))原1A3A2A1A0S3’S2’S1’S0’=1=1=1=1XB3B2B1B0=1X=0:实现加法运算C’B3B2B1B00=CO4X=1:实现减法运算B3B2B

3、1B01=CO4控制端X:C’=1=1=1=1S3’S3S2S1S0CS2’S1’S0’&XX=0:实现加法运算X=1:实现减法运算控制端X:0S3’S2’S1’S0’和为S’不变C’【例】用四位加法器构成一位8421BCD码加法器。解：两个用BCD码表示的数字相加，并以BCD码给出其和的电路称为BCD码加法器。两个一位十进制数相加，若考虑低位的进位，其和应为0~19。8421BCD码加法器的输入、输出都应用8421BCD码表示，而四位二进制加法器是按二进制数进行运算的，因此必须将输出的二进制数(和数)进行等值变换。表4-17列出了与十进制数

4、0~19相应的二进制数及8421BCD码。从表中看出，当和小于等于9时不需要修正，当和大于9时需要加6(0110)修正，即当和大于9时，二进制和数加6(0110)才等于相应的8421BCD码。从表中还看出，当和大于9时，D10=1，因此可以用D10来控制是否需要修正，即D10=1时，和加6，D10=0时则不加。D10可以据表1求出：当B4=1时，D10一定为1；当B4=0，B3B2B1B0从1010到1111时，D10=1。故可求得图1表示用2片四位二进制全加器完成两个一位8421BCD码的加法运算电路，第Ⅰ片完成二进数相加的操作，第Ⅱ片完成和

5、的修正操作。图中，第一片输出的二进制数为C4、S3、S2、S1、S0，第二片完成和的修正操作，根据式(4-20)可求得8421BCD码的进位输出为表1十进制数0~19与相应的二进制数及8421BCD码图1一位8421BCD码加法器[例]试用双四选一74LS153设计全减器电路。解：（１）列真值表，分别为被减数，减数，为低位向本位的借位，为本位向高一位的借位。0000111100110011010101010110100101110001设计与上述方法同令采用逻辑函数式对比例：用D触发器和门电路设计一个十一进制的计数器，并检查设计的电路能否自启动

6、。【解】若取计数器的状态循环如表所示，则即可得到如图所示的次态卡诺图。由卡诺图得到四个触发器的状态方程分别为计数顺序电路状态进位C计数顺序电路状态进位CQ3Q2Q1Q0Q3Q2Q1Q000000060110010001070111020010081000030011091001040100010101015010101100000000111100000010010010000110101010110100001111110100110100000T1T2T3T4T5T6T7T8T9T10T11T12T13T14DEF4.12主从型RS触发器的

7、CP、S、R、各输入的电压波形如图P4.12所示，画出端端对应的电压波形。4.16上升沿触发的维持阻塞型D触发器74LS74组成图（a）所示电路，输入波形如图（b）所示，画出Q1和Q2的波形，设Q初态为0。