计算机组成原理-第28讲(习题)

计算机组成原理-第28讲(习题)

ID:38387511

大小:206.50 KB

页数:21页

时间:2019-06-11

计算机组成原理-第28讲(习题)_第1页
计算机组成原理-第28讲(习题)_第2页
计算机组成原理-第28讲(习题)_第3页
计算机组成原理-第28讲(习题)_第4页
计算机组成原理-第28讲(习题)_第5页
资源描述:

《计算机组成原理-第28讲(习题)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、习题计算机组成原理1*已知X=0.1001,Y=0.1101,分别用原码一位乘、原码二位乘计算X*Y的积;用加减交替法原码一位除计算X/Y的商。2*已知8位信息为10111101,求其海明码的值3*用1K×4位的DRAM芯片(芯片内是4个32×32结构),设计4K×8位的DRAM存储器。(1)采用分散刷新方式,如单元刷新间隔不超过2ms,则刷新信号的周期是多少?(2)如采用集中刷新方式,设读/写周期T=0.1μs,存储器刷新一遍最少用多少时间?4*某机器的指令长度为16位,包括4位基本操作码和三个4位地址字段,若三地址指令需要15条,两地址指令需要14条,一地址

2、指令需要31条,零地址指令需要16条,共76条指令,应如何安排操作码?5一种二进制RS型32位的指令结构如下:其中OP为操作码字段,X为寻址模式字段,D为偏移量字段,其寻址模式定义和有效地址E算法及说明列表如下:请写出2种寻址方式的名称。寻址方式X有效地址E算法说  明(1)(2)000001E=(PC)+DE=(R3)PC为程序计数器6下图所示为双总线结构机器的数据通路,IR为指令寄存器,PC为程序计数器(具有自增功能),M为主存(受R/W#信号控制),AR为地址寄存器,DR为数据缓冲寄存器,ALU由加、减控制信号决定完成何种操作,控制信号G控制的是一个门电路

3、。另外,线上标注有小圈表示有控制信号,例中yi表示y寄存器的输入控制信号,R1o为寄存器R1的输出控制信号,未标字符的线为直通线,不受控制。利用该结构机器实现“ADDR2,R1”指令功能,指出其指令周期及每周期所需控制信号。假设该指令的地址已放入PC中,并在流程图每一个CPU周期右边列出相应的微操作控制信号序列。7指令流水线有取指令(IF)、译码(ID)、执行(EX)、写回(WB)四个过程段,共有8条指令连续输入此流水线。⑴画出流水线时空图,假设时钟周期100ns。⑵求流水线的实际吞吐率和加速比。8按“增量与下址字段”方式原理图说明各种后继微地址的产生情况9某程

4、序对页面要求的序列为P6P4P8P4P3P6P3P4P7P3P4P6P4P3P6,设主存容量为4个页面,求用LRU和FIFO替换算法时各自的命中率(假设开始时主存为空)。10已知Cache存储周期20ns,主存存储周期100ns,Cache/主存系统平均访问时间为40ns,求Cache的命中率是多少?11设某流水线计算机有一个指令和数据合一的cache,已知cache读写时间为20ns,主存读写时间为160ns,取指的命中率为96%,数据的命中率为92%,在执行程序时,约有2/5指令需要取/存一个操作数,假设指令流水线任何时候都不阻塞。问设置cache后,与无c

5、ache相比,计算机的运算速度可提高多少倍。12某计算机存储器按字节寻址,设主存容量为4096KB,Cache容量为64KB,每块有128个字,每字64位。⑴若Cache采用直接映射方式,请给出主存地址字段中各段的位数。⑵若Cache采用四路组相联映射,请给出主存地址字段中各段的位数。13根据多用户虚拟存储器工作过程示意图,写出虚拟存储器工作的全过程。14设磁盘组有11个盘片,每片有2个记录面;存储区域内直径2.36英寸,外直径5.00英寸;道密度为1250TPI,内层位密度为52400bpi,转速为2400rpm,问:(1)有多少存储面可用?(2)共有多少圆柱

6、面?(3)每道存储多少字节?(4)磁盘组总存储容量是多少?(5)每扇区存储2KB数据,在寻址命令中如何表示磁盘地址?(6)数据传输率是多少?15设高密度软盘,每面80个磁道,每磁道15个扇区,每扇区存储512B。已知磁盘的转速为360rpm,现要在一个磁道上写入4096B数据,平均需要多少时间?最长时间是多少?(假设找道时间为20ms~50ms)。163.5英寸高密度软磁盘存储器共有2个记录面,每面256个磁道。该软磁盘存储器的数据传输率为2048B/S,磁盘转速为60转/分。请计算该软磁盘存储器的存储容量。17设写入代码为100010111,试分别画出RZ、N

7、RZ1、PM、FM、MFM的写入电流波形,并指出哪些具有自同步能力。18某总线在一个总线周期中并行传送8个字节的数据,假设一个总线周期等于一个总线时钟周期,总线时钟频率为66MHz,总线带宽是多少?19假定某外设向CPU传送数据,最高频率为40K次/秒,而相应的中断处理程序的执行时间为40μs,问该外设是否可采用中断方式工作并说明理由。20设某模型机可以实现4级中断请求,4级中断请求的优先级别由高到低为1→2→3→4的顺序。若在CPU执行主程序过程中同时出现了3个中断请求2、3和4,处理完这些中断请求后,又出现了中断请求2,在执行此2级中断服务程序时,又出现了

8、第1级的中断请求1,请在

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。