ch06-5若干典型的时序逻辑集成电路1

ch06-5若干典型的时序逻辑集成电路1

ID:38549336

大小:977.00 KB

页数:50页

时间:2019-06-14

ch06-5若干典型的时序逻辑集成电路1_第1页
ch06-5若干典型的时序逻辑集成电路1_第2页
ch06-5若干典型的时序逻辑集成电路1_第3页
ch06-5若干典型的时序逻辑集成电路1_第4页
ch06-5若干典型的时序逻辑集成电路1_第5页
资源描述:

《ch06-5若干典型的时序逻辑集成电路1》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、6.5若干典型的时序逻辑集成电路6.5.1寄存器和移位寄存器6.5.2计数器6.5若干典型的时序逻辑集成电路1、寄存器6.5.1寄存器和移位寄存器寄存器:是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。一个触发器能存储1位二进制代码,存储n位二进制代码的寄存器需要用n个触发器组成。寄存器实际上是若干触发器的集合。8位CMOS寄存器74HC374脉冲边沿敏感的寄存器8位CMOS寄存器74HC/HCT37411111101118位CMOS寄存器74LV374高阻HH↑H高阻LL↑H存入数据,禁止输出HH↑L对应内部触

2、发器的状态LL↑L存入和读出数据Q0~Q7DNCP输出内部触发器输入工作模式2、移位寄存器移位寄存器是既能寄存数码,又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。按移动方式分单向移位寄存器双向移位寄存器左移位寄存器移位寄存器的逻辑功能分类移位寄存器的逻辑功能右移位寄存器(1)基本移位寄存器(a)电路串行数据输入端串行数据输出端并行数据输出端D3=Qn2D1=Q0nD0=DSIQ0n+1=DSIQ1n+1=D1=Q0nQ2n+1=D2=Qn1Q3n+1=D3=Qn22、写出激励方程:3、写出状态方程:(b).工作原理D

3、2=Qn1D0D2D1D31011011011000000000FF0FF1FF2FF31CP后2CP后3CP后4CP后11011Q0n+1=DSIQ1n+1=Q0nQ2n+1=Qn1Q3n+1=Qn21011DSI=11010000,从高位开始输入经过4个CP脉冲作用后,从DS端串行输入的数码就可以从Q0Q1Q2Q3并行输出。串入并出经过7个CP脉冲作用后,从DSI端串行输入的数码就可以从DO端串行输出。串入串出(2)典型集成电路内部逻辑图8位移位寄存器74HC/HCT1642.多功能双向移位寄存器多功能移位寄存器工作模式简图

4、(1)工作原理高位移向低位----左移低位移向高位----右移实现多种功能双向移位寄存器的一种方案(仅以FFm为例)S1S0=00S1S0=01高位移向低位S1S0=10S1S0=11并入不变低位移向高位(2)典型集成电路CMOS4位双向移位寄存器74HC/HCT19474HCT194的功能表7D3D2D1D0DI3*DI2*DI1*DI0*↑××HHH6H××××↑H×LHH5L××××↑L×LHH4H××××↑×HHLH3L××××↑×LHLH2×××××××LLH1LLLL×××××××××LDI3DI2DI1DI0左移DSL

5、右移DSRS0S1行并行输入时钟CP串行输入控制信号清零输出输入2、计数器的分类按脉冲输入方式,分为同步和异步计数器按进位体制,分为二进制、十进制和任意进制计数器按逻辑功能,分为加法、减法和可逆计数器概述1、计数器的逻辑功能计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。6.5.2计数器同步计数器异步计数器加计数器减计数器可逆计数器二进制计数器非二进制计数器十进制计数器任意进制计数器加计数器减计数器可逆计数器二进制计数器非二进制计数器十进制计数器任意进制计数器…………(1)异

6、步二进制计数器---4位异步二进制加法计数器①工作原理1、二进制计数器结论:计数器的功能:不仅可以计数也可作为分频器。如考虑每个触发器都有1tpd的延时,电路会出现什么问题?异步计数脉冲的最小周期Tmin=ntpd。(n为位数)②典型集成电路中规模集成电路74HC/HCT393中集成了两个4位异步二进制计数器在5V、25℃工作条件下,74HC/HCT393中每级触发器的传输延迟时间典型值为6ns。74HC/HCT393的逻辑符号Q0在每个CP都翻转一次Q1仅在Q0=1后的下一个CP到来时翻转FF0可采用T=1的T触发器FF1可采用T

7、=Q0的T触发器Q3仅在Q0=Q1=Q2=1后的下一个CP到来时翻转FF2可采用T=Q0Q1T的触发器Q2仅在Q0=Q1=1后的下一个CP到来时翻转FF3可采用T=Q0Q1Q2T的触发器4位二进制计数器状态表0000016111111500111140101113000111201101110010110010019000018011107001106010105000104011003001002010001000000Q0Q1Q2Q3进位输出电路状态计数顺序(2)二进制同步加计数器4位二进制同步加计数器逻辑图CE=0保持不变CE

8、=1计数4位二进制同步加计数器时序图(2)典型集成计数器74LVC1612选1数据选择器(2)时序图TC=CET•Q3Q2Q1Q074LVC161逻辑功能表输入输出清零预置使能时钟预置数据输入计数进位CEPCETCPD3D2D1D0Q

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。