MOS管数字集成电路基本逻辑单元设计

《MOS管数字集成电路基本逻辑单元设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、集成电路设计导论云南大学信息学院电子工程系梁竹关第一部分理论课第一章绪言1．1集成电路的发展1．2集成电路分类1．3集成电路设计第二章MOS晶体管2．1MOS晶体管结构2．2MOS晶体管工作原理2．3MOS晶体管的电流电压关系2．4MOS晶体管主要特性参数2．5MOS晶体管的SPICE模型第三章MOS管反相器3．1引言3．2NMOS管反相器3．3CMOS反相器3．4动态反相器3．5延迟3．6功耗第四章半导体集成电路基本加工工艺与设计规则4.1引言4.2集成电路基本加工工艺4.3CMOS工艺流程4.4设计规则4.5CMOS反相器的闩锁效应

2、4.6版图设计第五章MOS管数字集成电路基本逻辑单元设计5.1NMOS管逻辑电路5.2静态CMOS逻辑电路5.3MOS管改进型逻辑电路5.4MOS管传输逻辑电路5.5触发器5.6移位寄存器5.7输入输出（I/O）单元第六章MOS管数字集成电路子系统设计6.1引言6.2加法器6.3乘法器6.4存储器6.5PLA第七章MOS管模拟集成电路设计基础7.1引言7.2MOS管模拟集成电路中的基本元器件7.3MOS模拟集成电路基本单元7.4MOS管模拟集成电路版图设计第八章集成电路的测试与可测性设计8.1引言8.2模拟集成电路测试8.3数字集成电路

3、测试8.4数字集成电路的可测性测试第二部分实验课1、数字集成电路（1）不同负载反相器的仿真比较；（2）静态CMOS逻辑门电路仿真分析；（3）设计CMOS反相器版图；（4）设计D触发器及其版图；（5）设计模16的计数器及其版图（可选）。2、模拟集成电路设计一个MOS放大电路（可选）。章次题目教学时数第一章绪言2学时第二章MOS晶体管4学时第三章MOS管反相器6学时第四章半导体集成电路基本加工工艺与设计规则6学时第五章MOS管数字集成电路基本逻辑单元设计4学时第六章MOS管数字集成电路子系统设计4学时第七章MOS管模拟集成电路设计基础6学时

4、第八章集成电路的测试与可测性设计4学时总计36学时教学进度表参考文献[1]王志功，景为平，孙玲.集成电路设计技术与工具.南京：东南大学出版社，2007年7月（国家级规划教材）.[2]（美）R.JacobBaker,HarryW.Li,DavidE.Boyce.CMOSCircuitDesign,LayoutandSimulation.北京：机械工业出版社，2006.[3]陈中建主译.CMOS电路设计、布局与仿真.北京：机械工业出版社，2006.[4]（美）WayneWolf.ModernVLSIDesignSystemonSilicon

5、.北京：科学出版社，2002.[5]朱正涌.半导体集成电路.北京：清华大学出版社，2001.[6]王志功，沈永朝.《集成电路设计基础》电子工业出版社，2004年5月（21世纪高等学校电子信息类教材）.第五章MOS管数字集成电路基本逻辑单元设计5.1NMOS管逻辑电路NMOS逻辑门电路是全部由Ｎ沟道MOSFET构成。由于这种器件具有较小的几何尺寸，适合于制造大规模集成电路。此外，由于NMOS集成电路的结构简单，易于使用CAD技术进行设计。与CMOS电路类似,NMOS电路中同样不使用难于制造的电阻。NMOS逻辑电路的基本结构特点在于，工作管

6、常用增强型器件，而负载管可以是增强型也可以是耗尽型。5.1.1NMOS管与非门（a）电路（b）逻辑功能（c）逻辑符号图5.1.1二输入与非门二输入与非门的电路结构如图5.1.1（a）所示，工作管是两只串联的增强型NMOS晶体管M1和M2，而负载管是耗尽型NMOS晶体管M3。输入信号分别从两只NMOS晶体管M1和M2的栅极上引入，而输出从NMOS晶体管M1的漏极上引出。只要有一个输入端为低电平，输出将为高电平，如图5.1.1（b）所示，所以它实现与非门的逻辑功能，即：5.1.2NMOS管或非门（a）电路（b）逻辑功能表（c）逻辑符号图5.

7、1.2二输入或非门5.1.3NMOS逻辑电路设计利用NMOS工作管器件串联实现“与”，并联实现“或”的结构特点，可以实现复杂功能的逻辑电路。如图5.1.3（a）所示，NMOS工作管M1和M2串联，M3和M4串联，然后它们再并联，实现与或非的逻辑功能，而在图5.1.3（b），NMOS工作管M1和M2并联，M3和M4并联，然后它们再串联，实现或与非的逻辑功能。（a）（b）图5.1.3NMOS逻辑电路5.2静态CMOS逻辑电路5.2.1静态CMOS与非门（a）电路图（b）棍图图5.2.1二输入与非门5.2.2静态CMOS或非门（a）电路图（b

8、）棍图图5.2.2二输入或非门5．2．2静态CMOS逻辑电路设计1、静态CMOS逻辑电路结构特点根据前面分析可知，CMOS逻辑电路结构具有一定的规则，如图5.2.3所示，（1）利用反相器电路结构的形式；（2