第五章 MOS管数字集成电路基本逻辑单元设计ppt课件.ppt

《第五章 MOS管数字集成电路基本逻辑单元设计ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第五章MOS管数字集成电路基本逻辑单元设计5.1NMOS管逻辑电路NMOS逻辑门电路是全部由Ｎ沟道MOSFET构成。由于这种器件具有较小的几何尺寸，适合于制造大规模集成电路。此外，由于NMOS集成电路的结构简单，易于使用CAD技术进行设计。与CMOS电路类似,NMOS电路中同样不使用难于制造的电阻。NMOS逻辑电路的基本结构特点在于，工作管常用增强型器件，而负载管可以是增强型也可以是耗尽型。5.1.1NMOS管与非门（a）电路（b）逻辑功能（c）逻辑符号图5.1.1二输入与非门二输入与非门的电路结构如图5.1.1（a）所示，工作管是两只串联的增强型NMOS晶体管M1和M2，而负载管是耗尽型N

2、MOS晶体管M3。输入信号分别从两只NMOS晶体管M1和M2的栅极上引入，而输出从NMOS晶体管M1的漏极上引出。只要有一个输入端为低电平，输出将为高电平，如图5.1.1（b）所示，所以它实现与非门的逻辑功能，即：5.1.2NMOS管或非门（a）电路（b）逻辑功能表（c）逻辑符号图5.1.2二输入或非门5.1.3NMOS逻辑电路设计利用NMOS工作管器件串联实现“与”，并联实现“或”的结构特点，可以实现复杂功能的逻辑电路。如图5.1.3（a）所示，NMOS工作管M1和M2串联，M3和M4串联，然后它们再并联，实现与或非的逻辑功能，而在图5.1.3（b），NMOS工作管M1和M2并联，M3和M

3、4并联，然后它们再串联，实现或与非的逻辑功能。（a）（b）图5.1.3NMOS逻辑电路5.2静态CMOS逻辑电路5.2.1静态CMOS与非门（a）电路图（b）棍图图5.2.1二输入与非门5.2.2静态CMOS或非门（a）电路图（b）棍图图5.2.2二输入或非门5．2．2静态CMOS逻辑电路设计1、静态CMOS逻辑电路结构特点根据前面分析可知，CMOS逻辑电路结构具有一定的规则，如图5.2.3所示，（1）利用反相器电路结构的形式；（2）安排NMOS下拉管串联实现“与”，而NMOS下拉管并联实现“或”；（3）设计相应的互补PMOS上拉管。图5.2.3CMOS逻辑电路结构2、例子例1、设计静态CM

4、OS逻辑电路，其功能为设计步骤如下，（1）设计NMOS下拉管结构，根据串联实现“与”关系，并联实现“或”关系的结构特点，如图5.2.4所示，可得到图5.2.5所示的NMOS下拉管电路；(A与B)或C(A串联B)并联C图5.2.4NMOS下拉管结构图5.2.5NMOS下拉管电路（2）安排互补的PMOS上拉管结构，根据“与”并联关系，“或”串联的结构特点，如图5.2.6所示，可得到PMOS上拉管的结构如图5.2.7所示。（A与B）或C（A并联B）串联C图5.2.6PMOS上拉管结构图5.2.7PMOS上拉管电路（3）该CMOS逻辑电路的棍图如图5.2.8（a）所示，另一种棍图形式如5.2.8（b

5、）所示。（a）一种棍图形式（b）另一种棍图形式5.2.8两种棍图形式例2、设计CMOS逻辑电路，其功能为设计步骤如下：（1）逻辑函数形式变换：（2）设计NMOS下拉管电路，如图5.2.9所示；图5.2.9NMOS下拉管电路（3）设计PMOS上拉管电路，如图5.2.10所示；5.2.10PMOS上拉管电路（4）棍图如图5.2.11所示。图5.2.11棍图5.3改进型MOS管逻辑门在静态CMOS逻辑电路中，起互补功能作用的PMOS晶体管的数目与实现逻辑功能的NMOS晶体管的数目是相同的。一个二输入的或非门需要2个NMOS晶体管和2个PMOS晶体管，共4个晶体管，而一个N输入的CMOS逻辑功能电路

6、则需要N个NMOS晶体管和N个PMOS晶体管，共2N个晶体管。但实际上电路的逻辑功能仅决定于NMOS下拉管模块，PMOS上拉管模块只起到互补逻辑功能的作用。而且，由于从输入信号来看，每个输入端都经过一对并联NMOS晶体管和PMOS晶体管，使输入电容加倍，因而影响了工作速度。因此，人们在不断地研发不同形式的逻辑电路，以确保逻辑功能实现的条件下，不仅能够减少晶体管数目，从而节省所用硅片面积，而且还能够降低功耗，提高速度。5.3.1伪NMOS逻辑门图5.3.1（a）所示的就是一个伪NMOS或非门，它是一种CMOS变形电路。伪NMOS逻辑电路的上拉负载元件是一个栅极接低电平的PMOS管。这种类型的逻

7、辑电路与NMOS逻辑电路很相似，只不过用一个PMOS管负载代替了NMOS管负载。伪NMOS逻辑电路的通用结构如图5.3.1（b）所示，NMOS下拉管电路模块实现电路逻辑功能。（a）伪NMOS或非门（b）伪NMOS逻辑电路结构图5.3.1伪NMOS逻辑电路5.3.2动态CMOS逻辑电路动态CMOS逻辑门由时钟信号驱动的一对NMOS管MN和PMOS管MP以及实现逻辑功能的NMOS管电路模块，如图5.3.2所示。图