vhdl拔河游戏实验报告

vhdl拔河游戏实验报告

ID:39063189

大小:1.21 MB

页数:20页

时间:2019-06-24

vhdl拔河游戏实验报告_第1页
vhdl拔河游戏实验报告_第2页
vhdl拔河游戏实验报告_第3页
vhdl拔河游戏实验报告_第4页
vhdl拔河游戏实验报告_第5页
资源描述:

《vhdl拔河游戏实验报告》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、VHDL拔河游戏机的设计一、设计要求:用7个发光二极管排列成一行,模拟拔河过程。游戏开始时只有中间的发光二极管点亮,作为拔河的中心线。用按键来模拟拔河队员,按下键表示用力,根据甲乙双方按键的快慢与多少,决定亮点移动的方向。移到任一方终端二极管时,该方获胜,该方记分牌自动加分,然后开始下一局的比赛。比赛采用五局三胜制,甲乙双方各自记分。当记分牌清零后,重新开始下一场拔河比赛。(1)、设置“比赛开始”按键,实现一对一拔河;(2)、设置复位键,按下后比分清零,双方重新开始比赛;(3)、一场比赛结束时演

2、奏一首欢快的曲子;选做:甲乙双方可选一到多个队员进行比赛或自拟其它功能。二、采用器件及软件环境:硬件:EPM7128SLC84-15开发版软件:QUARTUS软件及windows2000操作系统三、系统设计:1、概述:使用ispLSl1016E芯片,使用ispEXPERT下载到芯片,采用74LS162计数,采用数字电路实现系统设备模拟测试2、设计思想:8个发光二极管用来模拟拔河的过程,中间一个灯为中线标志。开始进行5秒的倒计时,然后进入游戏。使用两个按钮,按钮产生脉冲信号,芯片根据两侧按钮信号的

3、快慢,即1秒钟内的按键次数,控制中间的发光二极管的灯的熄灭,某一侧一秒内按的次数多,中间亮的灯就会向那一侧移动;当亮的灯到达最外侧的灯时,相应端的计数器计数加一,用以表示获胜的次数,在数码管上显示,并开始新的一局。游戏期间使用右方的8*8点阵显示双方的拔河力度,即每秒按键的次数,同时加一个心跳显示的点阵视觉效果,来烘托气氛,并呈现给玩家计数的频率。暂设计5局3胜,一方3胜后进入锁定状态,播放音乐,直到使用复位键重新开始游戏为止。使用复位键可以在任何状态下,将计分板清零,标志灯回到中心并重新进行倒

4、计时开始新游戏。3、说明:中间灯亮表示中线;最外侧灯亮表示该端获胜;数码管计数表示获胜次数;复位键使游戏重新开始;点阵在游戏开始时进行5秒的倒计时显示,同时在比赛期间显示心跳动画效果和双方按键的力度显示。4、流程图及模块设计图:20检测拨码开关信号玩家1变化?玩家2变化?count1++count2++力度点阵显示到了1s?count=count1-count2count=0?count>0?灯左移灯右移最左端?最右端?记分器1++记分器2++记分器1=3?记分器2=3?music2结束musi

5、c1计数器清零music1计数器清零初始化(计数器记分器清零,灯位于正中)复位键开始YNNNYY201HZ状态显示时钟共分8个状态,倒计时状态6个,心跳显示状态以及力度显示状态2个分频模块点阵显示模块1HZ比较时钟100HZ检测时钟读取按键信号PLAYER1,PLAYER2。在0.9秒中内进行读取信号,0.1秒钟内显示信号,判断力度,同时以检测频率向点阵模块发送力度信号。并且包含了比分判定,胜负判定,向音乐模块发送音乐开始信号。比赛开始信号计数模块及比较模块音乐模块比分以及绳子显示模块比分状态绳

6、子状态,比分状态音乐开始播放2.5HZ音乐播放时钟四、设计步骤,各模块组成:1、设计步骤:分析设计要求,编写芯片代码,下载代码到芯片,连接数字电路,分项测试功能。2、模块组成:设计程序使用一个名为bahe的主模块,另有分频模块、点阵显示模块、计数模块、比分及绳子显示模块、音乐模块五个部分。20五、源代码及相关功能注释:1、主模块bahe.vhd:libraryIEEE;useIEEE.std_logic_1164.all;useIEEE.std_logic_unsigned.all;entity

7、baheisport(player1,player2:instd_logic;--玩家1,2输入clk_in:instd_logic;--clk_in(1MHZ)reset:instd_logic;--重置键row:outstd_logic_vector(7downto0);col:outstd_logic_vector(7downto0);led:outstd_logic_vector(7downto0);--绳子cats:outstd_logic_vector(6downto0);--比分q

8、:outstd_logic_vector(5downto0);--数码管控制mus:outstd_logic;clkss:outstd_logic);--蜂鸣输出endbahe;architecturebody_baheofbaheis--分频模块componentfenpinport(clk_in:instd_logic;--1MHZ输入clk_100,clk_5,clk_1:outstd_logic);--100HZ,5Hz,1HZendcomponent;--计数模块componentco

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。