SOI+FinFET器件与组合逻辑电路单粒子效应研究

《SOI+FinFET器件与组合逻辑电路单粒子效应研究》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、SOIFinFET器件与组合逻辑电路单粒子效应研究作者姓名刘永杰指导教师姓名、职称刘红侠教授申请学位类别工学硕士万方数据万方数据学校代码10701学号1311122736分类号TN4密级公开西安电子科技大学硕士学位论文SOIFinFET器件与组合逻辑电路单粒子效应研究作者姓名：刘永杰一级学科：电子科学与技术二级学科：微电子学与固体电子学学位类别：工学硕士指导教师姓名、职称：刘红侠教授学院：微电子学院提交日期：2015年11月万方数据万方数据StudyofSingleEventEffectsonSOIFinFETDeviceand

2、CombinationalCircuitAthesissubmittedtoXIDIANUNIVERSITYinpartialfulfillmentoftherequirementsforthedegreeofMasterinMicroelectronicsandSolidStateElectronicsByLiuyongjieSupervisor:LiuhongxiaProfessorNovember2015万方数据万方数据西安电子科技大学学位论文独创性（或创新性）声明秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是

3、我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。学位论文若有不实之处，本人承担一切法律责任。本人签名：日期：西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生在校攻读学位期间论文工作的知识产权单位属于西安电子科技大学。学校

4、有权保留送交论文的复印件，允许查阅、借阅论文；学校可以公布论文的全部或部分内容，允许采用影印、缩印或其它复制手段保存论文。同时本人保证，获得学位后结合学位论文研究成果撰写的文章，署名单位为西安电子科技大学。保密的学位论文在年解密后适用本授权书。本人签名：导师签名：日期：日期：万方数据万方数据摘要摘要随着工艺技术的进步，短沟道效应、源漏电荷分享等对器件的影响越来越严重，平面工艺的限制日趋明显。FinFET技术相对于平面技术有更高的速度，更低的功耗，立体结构使得特征尺寸的进一步降低成为可能，是纳米尺度器件的理想工艺选择。SOI(Si

5、liconOnInsulator)即绝缘体上硅在业界已出现多年，与传统体硅工艺相比，具有功耗低、速度快、集成度高、抗瞬时辐照能力强、无闩锁效应等优点。SOIFinFET结合了SOI工艺与FinFET结构的优点，由于良好的隔离效果以及优秀的栅控能力，SOIFinFET在抗辐照领域具有很大的发展潜力。由于单纯通过工艺方法实现抗辐照加固存在成本过高的问题，综合利用晶体管级、系统级加固方法可以在有效降低加固成本的同时提高电路整体的加固效果。本文主要研究辐照效应中的单粒子效应，器件的单粒子效应会在其输出端产生脉冲电流，该电流会造成逻辑电路

6、的软错误。本文利用SentaurusTCAD软件对SOIFinFET器件的单粒子效应进行研究分析，对比同一辐照条件下单鳍与双鳍FinFET的单粒子响应以及同一器件不同辐照条件下的单粒子响应。利用SentaurusTCAD建立28nmSOIFinFET器件三维模型，利用软件提供的重离子模型模拟高能粒子。研究对比了两种器件结构在不同LET值、不同漏端偏压、不同入射位置以及不同温度下的单粒子响应，通过对比发现器件的敏感点以及最敏感的工作状态。对比结果表明，入射粒子LET值越大、器件漏端电压越高，器件的单粒子响应越强烈。器件的最敏感位置

7、在器件的漏端附近，对于双鳍FINFEI来说，当入射位置位于双鳍中间且接近漏端时，脉冲电流最大。温度对器件的单粒子效应的影响并不明显，温度较高时，脉冲电流会有略微下降。结果同时表明，双鳍结构比单鳍结构具有更好的抗单粒子能力。结合器件仿真分析，利用Sentaurus与SPICE进行混合仿真，针对组合逻辑中常用的反相器进行了单粒子仿真，讨论研究了几种加固方法，其中由原始组合电路以及加固电路、纠错电路构成的加固电路具有良好的加固效果，而且该方法具有普遍适用性，可以推广至全部CMOS组合电路。由于加固电路的加入可能使得电路的面积扩大两倍以

8、上，因此，结合系统级仿真、模块输入向量特点以及概率统计分析的方法，可以在保证加固效果的前提下采用简化的加固电路与纠错电路结构。综合使用各种加固方法，合理分配加固指标于各层级设计中，可以得到很好的加固效果。本文的最后讨论了通过逻辑屏蔽的方法设计加固电路的方法。关键