基于SoPC的嵌入式DVR监控系统设计

基于SoPC的嵌入式DVR监控系统设计

ID:39455284

大小:40.00 KB

页数:16页

时间:2019-07-03

基于SoPC的嵌入式DVR监控系统设计_第1页
基于SoPC的嵌入式DVR监控系统设计_第2页
基于SoPC的嵌入式DVR监控系统设计_第3页
基于SoPC的嵌入式DVR监控系统设计_第4页
基于SoPC的嵌入式DVR监控系统设计_第5页
资源描述:

《基于SoPC的嵌入式DVR监控系统设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、基于SoPC的嵌入式DVR监控系统设计视频技术应用与工程文章编号:1002—8692(2005)12--0076--04基于SoPC的嵌入式DVR监控系统设计侯俊华,胡金演,苏博仕,陈锋(上海大学,上海市200072)?系统设计?【摘要】介绍了基于VW2010编解码芯片,FPGA和NioslICPU的嵌入式MPEG-4DVR监控系统的模块化设计,并在此基础上进一步介绍了NioslICPU对VW2010芯片的控制.【关键词】可编程片上系统;Nios[1处理器;现场可编程门阵列;硬盘录像机;MPEG-4标准【中图分类号】TP343【文献标识码】BDesig

2、nofanEmbeddedSurveillanceSystemBasedonSoPCH0UJun—hua,HUJin—yan,SUBo-shi,ChenFeng(ShanghaiUniversity,Shanghai200072,China)【Abstract】AnembeddedMPEG一4DVRsystemconstructedbyVW2010coderchipandFPGAwithNiosIICPUisintro-ducedinthispapertoimprovesystemflexibility.integration.andstability

3、andreliabilityofdata.Andonthebasisofmodulardesign,theapplicationofVW2010chipeontrolledbyNiosIICPUisalsointroduced.【Keywords】SOPS;NiosIICPU;FPGA;DVR;MPEG一41引言由于传统的模拟监控视频信一般用轴电缆传输,在监控室采用磁带式存储技术,不仅耗材,而且图像画质低,无法文现即时回放,大容_量存储和有效的存储管理,因此难以真正满足监控需求.为满足当代监控视频图像的质量要求,以及实现即时回放与数字存储,必须埘已有模

4、拟系统进行数字化升级.然而,校园和公路的模拟监控系统监控点多,监控范围广,所以直接采用全数字式监拧系统来替换是资源的极大浪费.为此,采用临控系统的局部数字化升级,即采用嵌入式DVR设备在模拟监控系统中实现数字视频的压缩,数字存储和回放技术.这样既可满足监拧系统的需求,叉能充分,有效,合理地利用已有系统资源和节省开发成本.本文结合嵌入式数字监控系统设计的灵活性,高稳定性和数据可靠性,提出了采用VW2010t1编解码芯片和应用NioslICPU为核心的嵌入式多功能MPEG一4131DVR监控系统的计方案,介绍了系统的设计原理和利用NiosIICPU实现对V

5、W2010芯片的控制.2SoPC技术当今软硬件设计中存在着一种普遍的现象.即硬件设计完成后便同定(难以轻易更改),而软件设计却不停地在变换(易于更改),从而使得当今嵌入式系统开发面临3大挑战:1)由于软件开发的不断更新,造成硬什设计主要靠过去的经验,工业标准和时钟频率要求来实现,这使得系统难以实现准确的性能评估;2)为确保软件的高性能实现,而选?上海市信息化基金资助项目(沪CX20020017)电鲤鲢厂蝈(蕊酉)用更高性能硬件处理器,造成系统功率和成本的浪费;3)为提升系统性能的竞争力和产品新功能扩展等,使得产品规格持续提升,造成了系统性能需求的不确定

6、性.因此,采用传统的系统设计方法无法有效缩短系统开发周期,而且系统功能升级困难,易维护性差,以及设计的灵活性低.而可编程片卜系统(systemonaprogrammablechip,SoPC)技术的产生为此提供了解决方案,通过其新的设计模_l=l=,即硬件设计可调结合软件驶计更新,推出了一项革新的系统i殳计技术,即硬件设计能够按照软件设计的要求来变化.3DVR系统硬件设计原理本嵌入式DVR系统的设计应用NioslI嵌A-式处理器的FPGA芯片作为主控制芯片,并通过VW2010的HIU接口与其通信,即在NioslI系统设计中建立与VW2OlO通信的VW用

7、户逻辑模块.同时,FPGA芯片还将对前端SAA7111A输出的ITu—R.BT.601标准信号进行格式转换处理生成ITu—R.BT.656标准视频信号并输出给Vw2O1O进行MPEG一4视频压缩处理,以及接收Vw2O1O芯片解码输出的ITuR.BT一656视频信号,并通过格式转换生成能够被SAA7185接收的视频信号.所以,在FPGA芯片中需要集成视频格式转换的功能.因此,FPGA内部应具有两大基本功能模块,即NioslI处理器模块和视频格式转换模块.3.1系统组成图1为系统实现框图,系统硬件核心由VW2010编解码芯片和Altera公司的Strati

8、xII_2s60芯片构成.整个系统共分5大功能模块:视频前端采集模块,用户逻辑模块,Niosl

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。