微型计算机原理与接口技术第3章

微型计算机原理与接口技术第3章

ID:39637445

大小:868.00 KB

页数:46页

时间:2019-07-08

微型计算机原理与接口技术第3章_第1页
微型计算机原理与接口技术第3章_第2页
微型计算机原理与接口技术第3章_第3页
微型计算机原理与接口技术第3章_第4页
微型计算机原理与接口技术第3章_第5页
资源描述:

《微型计算机原理与接口技术第3章》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第3章存储器及其组成设计在现代计算机中,存储器处于全机中心地位3.1概述存储器运算器控制器输入输出复习:存储器各个概念之间的关系单元地址00…0000…01........XX…XX存储单元存储元存储体1.存储容量(MemoryCapacity)存储器由若干“存储单元”组成,每一单元存放一个“字节”的信息1字节(Byte)即为8位二进制数2字节即为1个“字”(word)4字节即为1个“双字”(Dword)1K容量为1024个单元1M=1024K=1024*1024单元1G=1024M1T=1024

2、G10000101一.计算机系统存储器的主要性能指标2.存取时间(MemoryAccessTime)3.存储周期(MemoryCycleTime)4.可靠性(Reliability)5.功耗与集成度(PowerLossandIntegrationLevel)6.性能价格比(CostPerformance)7.存取宽度(AccessWidth)二.存储器分类:1.按存储介质分半导体存储器:用半导体器件组成的存储器。磁表面存储器:用磁性材料做成的存储器。2.按存储方式分随机存储器:任何存储单元的内容都

3、能被随机存取,且存取时间和存储单元的物理位置无关。顺序存储器:只能按某种顺序来存取,存取时间和存储单元的物理位置有关。3.按存储器的读写功能分只读存储器(ROM):存储的内容是固定不变的,只能读出而不能写入的半导体存储器。随机读写存储器(RAM):既能读出又能写入的半导体存储器。4.按信息的可保存性分非永久记忆的存储器:断电后信息即消失的存储器。永久记忆性存储器:断电后仍能保存信息的存储器。5.按在计算机系统中的作用分根据存储器在计算机系统中所起的作用,可分为:主存储器、辅助存储器、高速缓冲存储器

4、、控制存储器等。半导体存储器只读存储器ROM随机读写存储器RAM掩膜ROM可编程ROM(PROM)可擦除ROM(EPPROM)电擦除ROM(E2PROM)静态RAM(SRAM)动态RAM(DRAM)半导体存储器内存条:由于动态RAM集成度高,价格较便宜,在微机系统中使用的动态RAM组装在一个条状的印刷板上。系统配有动态RAM刷新控制电路,不断对所存信息进行“再生”。1.RAM:随机存储器,是“内存”的重要组成部分,CPU执行指令可对其进行“读”、“写”操作。静态RAM:集成度低,信息稳定,读写速度

5、快。动态RAM:集成度高,容量大,缺点是信息存储不稳定,只能保持几个毫秒,为此要不断进行“信息再生”,即进行“刷新”操作。2.ROM:只读存储器,所存信息只能读出,不能写入。缺 点不能重写只能一次性改写只读存储器掩模式(ROM)一次编程(PROM)多次编程(EPROM)(EEPRPM)定  义数据在芯片制造过程中就确定用户可自行改变产品中某些存储元可以用紫外光照射或电擦除原来的数据,然后再重新写入新的数据优  点可靠性和集成度高,价格便宜可以根据用户需要编程可以多次改写ROM中的内容闪速存储器Fl

6、ashmemory4.高速缓冲存储器Cache:Cache位于CPU与主存储器之间,由高速静态RAM组成。容量较小,为提高整机的运行速度而设置,应用程序不能访问Cache,CPU内部也有Cache。3.ROM/EPROM在微机系统中的应用:存放“基本输入/输出系统程序”(简称BIOS)。BIOS是计算机最底层的系统管理程序,操作系统和用户程序均可调用。5.闪速存储器什么是闪速存储器?FlashMemory闪速存储器是一种高密度、非易失性的读/写半导体存储器,它突破了传统的存储器体系,改善了现有存储

7、器的特性。特点:固有的非易失性(2)廉价的高密度(3)可直接执行(4)固态性能闪速存储器的工作原理电擦除和重新编程能力闪速存储器是在EPROM功能基础上增加了电路的电擦除和重新编程能力。28F256A引入一个指令寄存器来实现这种功能。其作用是:(1)保证TTL电平的控制信号输入;(2)在擦除和编程过程中稳定供电;(3)最大限度的与EPROM兼容。•采用并行操作方式---双端口存储器芯片技术研究开发高性能芯片技术,如:DRAMFPMDEDOEDRAMCDRAMSDRAMRambusDRA

8、M。6.高速存储器•采用并行主存储器,提高读出并行性---多模块交叉存储器•主存储器采用更高速的技术来缩短存储器的读出时间---相联存储器(2)结构技术由于CPU和主存储器在速度上不匹配,限制了高速计算。为了使CPU不至因为等待存储器读写操作的完成而无事可做,可以采取一些加速CPU和存储器之间有效传输的特殊措施。SynchronousDynamicRandomAccessMemory,同步动态随机存取存储器,同步是指Memory工作需要步时钟,内部的命令的发送与数据的传输都以它为基

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。