大规模可编程逻辑器件

大规模可编程逻辑器件

ID:40185122

大小:2.40 MB

页数:89页

时间:2019-07-24

大规模可编程逻辑器件_第1页
大规模可编程逻辑器件_第2页
大规模可编程逻辑器件_第3页
大规模可编程逻辑器件_第4页
大规模可编程逻辑器件_第5页
资源描述:

《大规模可编程逻辑器件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、可编程逻辑器件:PLD--ProgrammableLogicDevices:用户构造逻辑功能。传统数字系统由固定功能标准集成电路74/54系列、4000、4500系列构成。设计无灵活性,芯片种类多,数目大。现代数字系统仅由三种标准积木块:微处理器、存贮器和PLD构成。即CPU+RAM+PLD模式。PLD的设计是其核心。第二章大规模可编程逻辑器件180年代初:Lattice公司推出GAL_GenericArrayLogic(第二代);§2.1可编程逻辑器件概述一、PLD的发展进程70年代初:PROM、PL

2、A_ProgrammableLogicArray(第一代);70年代末:AMD公司推出PAL_ProgrammableArrayLogic290年代初:Lattice公司提出ISP_InSystemProgramming概念,推出ispLSI。80年代中:Xilinx公司推出FPGA_FieldProgrammableGatesArray;Altera公司推出EPLD_ErasableProgrammableLogicDevice;近年PLD的发展:密度:单片已达1000万系统门速度:达420MHz以上

3、线宽:已达90nm,属甚深亚微米技术(VDSM—VeryDeepSubMicrometer)3高集成度;高速度;高可靠;在系统编程(ISP_InSystemProgramming)PLD已占整个IC产值的40%以上。PLD的产量、集成度每年增加35%,成本降低40%。二、PLD产品的特点:45Altera产品系列主要性能6Altera公司千万门级的FPGA(SOC):Stratix7Xilinx产品系列主要性能8910Xilinx公司千万门级的FPGA(SOC):Virtex-IIPro11Lattic

4、e产品系列主要性能12PLD工业市场份额Total1998PLDMarket=$2.1BTotal1999PLDMarket=$2.6BSource:Dataquest,March2000131、从互连延时入手解决系统速度问题门延时:几百ns→不足2ns互连延时:相对门延时越来越大三、近年PLD的发展热点141)ISP(In_SystemProgrammability/Programming):是指对器件、电路板、整个电子系统进行逻辑重构和修改功能的能力。这种重构可以在制造之前、制造过程中、甚至在交付用

5、户使用之后进行。传统PLD:先编程后装配;ISPPLD:可先编程后装配,也可先装配后编程。2、在系统可编程技术(ISP)15设计设计修改方便,产品面市速度快,减少原材料成本,提高器件及板级的可测试性。制造减少制造成本,免去单独编程工序,免去重做印刷电路板的工作,大量减少库存,减少预处理成本,提高系统质量及可靠性。现场服务/支持提供现场系统重构或现场系统用户化的可能,提供遥控现场升级及维护的可能2)ISP技术的优越性16非ISP工艺流程从仓库提取器件进半成品库对器件编程贴标签提取特定器件焊接电路板电路板测

6、试编程及电路板测试焊接电路板从仓库提取器件3)ISP技术简化生产流程比较:ISP技术对缩短生产周期,加快产品上市极为重要。ISP工艺流程17现配置时间为几十-几百ms实时重配问题配置时间的极大缩短:硬件→软硬件→资源4)ISP的进一步发展:18PLD的生产厂家众多,产品名称各异,分类方法多样。常见的PLD产品:PROM、EPROM、EEPROM、PLA、FPLA、PAL、GAL、CPLD、EPLD、EEPLD、HDPLD、FPGA、pLSI、ispLSI、ispGAL、ispGDS等。四、PLD的种类及

7、分类方法19低密度PLD:高密度PLD(HDPLD):超过500门PLD低密度的PLD,如PLA、PROM、PAL、GAL高密度的PLD(HDPLD)1、根据器件密度分为:20FPGA(FieldProgrammableGatesArray)CPLD(ComplexProgrammableLogicDevice)FPGA:内部互连结构由多种长度不同的连线资源组成,每次布线的延迟可不同,属统计型结构。逻辑单元主体为由静态存储器(SRAM)构成的函数发生器,即查找表。通过查找表可实现逻辑函数功能。采用SRA

8、M工艺。2、根据器件互连结构、逻辑单元结构分为:21含查找表的逻辑单元:(FPGA)22CPLD:内部互连结构由固定长度的连线资源组成,布线的延迟确定,属确定型结构。逻辑单元主要由“与或阵列”构成。该结构来自于典型的PAL、GAL器件的结构。采用EEPROM工艺。任意一个组合逻辑都可以用“与—或”表达式来描述,所以该“与—或阵列”结构能实现大量的组合逻辑功能。23简单的“与或”阵列:(PAL、GAL、CPLD)24CPLD的逻辑单元:25C

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。