存储器和可编程逻辑器(II)

存储器和可编程逻辑器(II)

ID:40388930

大小:1.53 MB

页数:94页

时间:2019-08-01

存储器和可编程逻辑器(II)_第1页
存储器和可编程逻辑器(II)_第2页
存储器和可编程逻辑器(II)_第3页
存储器和可编程逻辑器(II)_第4页
存储器和可编程逻辑器(II)_第5页
资源描述:

《存储器和可编程逻辑器(II)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第8章存储器和可编程逻辑器件8.1.3存储器的应用1.存储器容量的扩展8.1.1随机存取存储器(RAM)8.1半导体存储器7/25/20211复习A/D转换的步骤?取样定理?量化误差是不可避免的吗?如何减小量化误差?7/25/20212第8章存储器和可编程逻辑器件本章内容:随机存取存储器RAM和只读存储器ROM的结构、工作原理及存储器容量扩展的方法;可编程阵列逻辑PAL、通用阵列GAL的结构与特点;CPLD和FPGA的结构特点;可编程逻辑器件的开发与应用技术。7/25/202138.1半导体存储器数字系统中用于存储大量二进制信息的器件是存储器。穿孔卡片→纸带→磁芯存储器→半导体存

2、储器半导体存储器的优点:容量大、体积小、功耗低、存取速度快、使用寿命长等。半导体存储器按照内部信息的存取方式不同分为两大类:1、只读存储器ROM。用于存放永久性的、不变的数据。2、随机存取存储器RAM。用于存放一些临时性的数据或中间结果,需要经常改变存储内容。7/25/202148.1.1随机存取存储器(RAM)随机存取存储器又叫随机读/写存储器,简称RAM,指的是可以从任意选定的单元读出数据,或将数据写入任意选定的存储单元。优点:读写方便,使用灵活。缺点:掉电丢失信息。分类:SRAM(静态随机存取存储器)DRAM(动态随机存取存储器)7/25/202151.RAM的结构和读写原

3、理(1)RAM的结构框图图8-1RAM的结构框图I/O端画双箭是因为数据即可由此端口读出,也可写入7/25/20216①存储矩阵共有28(=256)行×24(=16)列共212(=4096)个信息单元(即字)每个信息单元有k位二进制数(1或0)存储器中存储单元的数量称为存储容量(=字数×位数k)。7/25/20217②地址译码器行地址译码器:输入8位行地址码,输出256条行选择线(用x表示)列地址译码器:输入4位列地址码,输出16条列选择线(用Y表示)7/25/20218③读写控制电路当R/W=0时,进行写入(Write)数据操作。当R/W=1时,进行读出(Read)数据操作。7

4、/25/20219图8-2RAM存储矩阵的示意图2564(256个字,每个字4位)RAM存储矩阵的示意图。如果X0=Y0=1,则选中第一个信息单元的4个存储单元,可以对这4个存储单元进行读出或写入。7/25/202110(2)RAM的读写原理(以图8-1为例)当CS=0时,RAM被选中工作。若A11A10A9A8A7A6A5A4A3A2A1A0=000000000000表示选中列地址为A11A10A9A8=0000、行地址为A7A6A5A4A3A2A1A0=00000000的存储单元。此时只有X0和Y0为有效,则选中第一个信息单元的k个存储单元,可以对这k个存储单元进行读出或写入

5、。7/25/202111若此时R/W=1,则执行读操作,将所选存储单元中的数据送到I/O端上。若此时R/W=0时,进行写入数据操作。当CS=1时,不能对RAM进行读写操作,所有端均为高阻态。7/25/202112(3)RAM的存储单元按工作原理分为:静态存储单元:利用基本RS触发器存储信息。保存的信息不易丢失。动态存储单元:利用MOS的栅极电容来存储信息。由于电容的容量很小,以及漏电流的存在,为了保持信息,必须定时给电容充电,通常称为刷新。7/25/2021132.静态读写存储器(SRAM)集成电路6264简介采用CMOS工艺制成,存储容量为8K×8位,典型存取时间为100ns、

6、电源电压+5V、工作电流40mA、维持电压为2V,维持电流为2μA。8K=213,有13条地址线A0~A12;每字有8位,有8条数据线I/O0~I/O7;图8-36264引脚图四条控制线7/25/202114表8-16264的工作方式表3.Intel2114A是1K字×4位SRAM,它是双列直插18脚封装器件,采用5V供电,与TTL电平完全兼容。4.Intel2116是16K×1位动态存储器(DRAM),是典型的单管动态存储芯片。它是双列直插16脚封装器件,采用+12V和±5V三组电源供电,其逻辑电平与TTL兼容。7/25/2021158.1.3存储器的应用1.存储器容量的扩展存

7、储器的容量:字数×位数⑴位扩展(即字长扩展):将多片存储器经适当的连接,组成位数增多、字数不变的存储器。方法:用同一地址信号控制n个相同字数的RAM。7/25/202116例:将256×1的RAM扩展为256×8的RAM。将8块256×1的RAM的所有地址线和CS(片选线)分别对应并接在一起,而每一片的位输出作为整个RAM输出的一位。7/25/202117256×8RAM需256×1RAM的芯片数为:图8-10RAM位扩展将256×1的RAM扩展为256×8的RAM7/25/20

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。