欢迎来到天天文库
浏览记录
ID：40816847
大小：545.60 KB
页数：12页
时间：2019-08-08
《计数器的verilog描述和设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、3.3计数器的Verilog描述和设计3.3.14位二进制计数器设计任务导入一个时钟输入，4位二进制计数值输出，每进入一个脉冲，输出数据增加1，随着时钟的不断输入，输出从0000至1111循环输出计数值。计数器CLKQ0Q1Q3Q24位加法计数器工作时序3.3.24位二进制计数器的Verilog表述和设计4位加法计数器的两大组成部分完成加1操作的纯组合电路加法器。4位边沿触发寄存器quartusii软件中功能演示3.3.3功能更全面的计数器设计不等式操作符A=4’B1101B=4’B0110功能全面的计数器的仿真波
2、形图功能验证：（1）RST的异步清零（2）EN=1时，计数器使能（3）EN=1时，LOAD=0时，同步装载计数初值功能更全面计数器的RTL图实际芯片举例：CD40161CMOS同步可编程4位计数器（CMOSSynchronousProgrammable4-BitCounters）CD40161真值表作业P1013-10
此文档下载收益归作者所有
