第21章 触发器和时序逻辑电路

第21章 触发器和时序逻辑电路

ID:44980651

大小:3.21 MB

页数:125页

时间:2019-11-06

第21章 触发器和时序逻辑电路_第1页
第21章 触发器和时序逻辑电路_第2页
第21章 触发器和时序逻辑电路_第3页
第21章 触发器和时序逻辑电路_第4页
第21章 触发器和时序逻辑电路_第5页
资源描述:

《第21章 触发器和时序逻辑电路》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第21章触发器和时序逻辑电路21.1双稳态触发器21.2寄存器21.3计数器21.5由555定时器组成的单稳态触发器和无稳态触发器21.6应用举例21.4时序逻辑电路的分析本章要求1.掌握R-S、J-K、D触发器的逻辑功能及不同结构触发器的动作特点。2.掌握寄存器、移位寄存器、二进制计数器、十进制计数器的逻辑功能,会分析时序逻辑电路。3.学会使用本章所介绍的各种集成电路。4.了解集成定时器及由它组成的单稳态触发器和多谐振荡器的工作原理。第21章触发器和时序逻辑电路电路的输出状态不仅取决于当时的输入信

2、号,而且与电路原来的状态有关。当输入信号消失后,电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。时序逻辑电路的特点:下面介绍双稳态触发器,它是构成时序电路的基本逻辑单元。21.1双稳态触发器21.1.2J-K触发器21.1.3D触发器22.1.4触发器逻辑功能转换21.1.1R-S触发器21.1双稳态触发器特点:1、有两个稳定状态“0”态和“1”态;2、能根据输入信号将触发器置成“0”或“1”态;3、输入信号消失后,被置成的“0”或“1”态能保存下来,即具有记忆功能。双稳态触发器:是

3、一种具有记忆功能的逻辑单元电路,它能储存一位二进制码。21.1.1R-S触发器两互补输出端1.基本R-S触发器两输入端&QQ.G1&.G2SDRD正常情况下,两输出端的状态保持相反。通常以Q端的逻辑电平表示触发器的状态,即Q=1,Q=0时,称为“1”态;反之为“0”态。反馈线触发器输出与输入的逻辑关系1001设触发器原态为“1”态。翻转为“0”态(1)SD=1,RD=01010QQ.G1&.&G2SDRD设原态为“0”态1001110触发器保持“0”态不变复位0结论:不论触发器原来为何种状态,当SD

4、=1,RD=0时,将使触发器置“0”或称为复位。QQ.G1&.&G2SDRD01设原态为“0”态011100翻转为“1”态(2)SD=0,RD=1QQ.G1&.&G2SDRD设原态为“1”态0110001触发器保持“1”态不变置位1结论:不论触发器原来为何种状态,当SD=0,RD=1时,将使触发器置“1”或称为置位。QQ.G1&.&G2SDRD11设原态为“0”态010011保持为“0”态(3)SD=1,RD=1QQ.G1&.&G2SDRD设原态为“1”态1110001触发器保持“1”态不变1当SD

5、=1,RD=1时,触发器保持原来的状态,即触发器具有保持、记忆功能。QQ.G1&.&G2SDRD110011111110若G1先翻转,则触发器为“0”态“1”态(4)SD=0,RD=0当信号SD=RD=0同时变为1时,由于与非门的翻转时间不可能完全相同,触发器状态可能是“1”态,也可能是“0”态,不能根据输入信号确定。QQ.G1&.&G2SDRD10若先翻转基本R-S触发器状态表逻辑符号RD(ResetDirect)-直接置“0”端(复位端)SD(SetDirect)-直接置“1”端(置位端)QQS

6、DRDSDRDQ100置0011置111不变保持00同时变1后不确定功能低电平有效缺陷:存在不确定态,不能受控制。2.可控RS触发器基本R-S触发器导引电路&G4SR&G3C.&G1&G2.SDRDQQ时钟脉冲当C=0时011R,S输入状态不起作用。触发器状态不变11.&G1&G2.SDRDQQ&G4SR&G3CSD,RD用于预置触发器的初始状态,工作过程中应处于高电平,对电路工作状态无影响。被封锁被封锁当C=1时1打开触发器状态由R,S输入状态决定。11打开触发器的翻转时刻受C控制(C高电平时翻转

7、),而触发器的状态由R,S的状态决定。.&G1&G2.SDRDQQ&G4SR&G3C当C=1时1打开(1)S=0,R=00011触发器保持原态触发器状态由R,S输入状态决定。11打开.&G1&G2.SDRDQQ&G4SR&G3C1101010(2)S=0,R=1触发器置“0”(3)S=1,R=0触发器置“1”11.&G1&G2.SDRDQQ&G4SR&G3C1110011110若先翻若先翻Q=1Q=011(4)S=1,R=1当时钟由1变0后触发器状态不定11.&G1&G2.SDRDQQ&G4SR&G

8、3C可控RS状态表00SR01010111不定Qn+1QnQn—时钟到来前触发器的状态Qn+1—时钟到来后触发器的状态逻辑符号QQSRCSDRDC高电平时触发器状态由R、S确定例:画出可控R-S触发器的输出波形RSC不定不定可控R-S状态表C高电平时触发器状态由R、S确定QQ0100SR01010111不定Qn+1Qn存在问题:时钟脉冲不能过宽,否则出现空翻现象,即在一个时钟脉冲期间触发器翻转一次以上。C克服办法:采用JK触发器或D触发器00SR01010111不定Q

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。