Cadence_实验系列10_Verilog设计平台_NC-Verilog

Cadence_实验系列10_Verilog设计平台_NC-Verilog

ID:45062202

大小:3.74 MB

页数:48页

时间:2019-11-09

Cadence_实验系列10_Verilog设计平台_NC-Verilog_第1页
Cadence_实验系列10_Verilog设计平台_NC-Verilog_第2页
Cadence_实验系列10_Verilog设计平台_NC-Verilog_第3页
Cadence_实验系列10_Verilog设计平台_NC-Verilog_第4页
Cadence_实验系列10_Verilog设计平台_NC-Verilog_第5页
资源描述:

《Cadence_实验系列10_Verilog设计平台_NC-Verilog》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、Cadence实验系列10_Verilog设计平台_NC-Verilog大纲Nc-verilog仿真器的总体描述常用命令的介绍详细介绍仿真器的使用播放操作演示的屏幕录像Verilog-XL仿真器VerilogHDL是在1983年创立的。在1984~1985年,Cadence公司的第一合伙人PhilMoorby设计出了第一个名为Verilog-XL的仿真器。1986年,他提出了用于快速门级仿真的XL算法。Verilog-XL是一个解释仿真器。“解释”是指有一个运行时间的解释工具执行每一条Verilog指令并且与事件队列进行交流。这一早期的

2、仿真器是Verilog-1995年标准的参考仿真器。由于它是该标准的参考仿真器,所以一直未被更新而不具有Verilog的一些新特点。并且它是一个解释程序,所以它不是最快的仿真器。NC-Verilog仿真器NC-Verilog是Verilog-XL的升级版,它采用Native-Compiled技术,无论仿真速度,处理庞大设计能力,编辑能力,记忆体容量和侦错环境都以倍数升级。NC-Verilog是一个编译仿真器,它把Verilog代码编译成Verilog程序的定制仿真器。也就是它把Verilog代码转换成一个C程序,然后再把该C程序编译成仿

3、真器。因此它启动得稍微慢一些,但这样生成的编译仿真器运行得要比Verilog-XL的解释仿真器快很多。它也与Verilog-2001标准的大部分兼容,并且一直被Cadence经常更新,因此包含了越来越多的高级应用特点。优点:业界第一的性能加快设计验证64位机器上设计超过1亿门的芯片用一体化的事务/信号视窗使效率最大化集成化的代码覆盖保证全面的验证通过完全兼容的升级到Incisive验证平台获得终极的验证速度和效率来自超过30家ASIC供应商的经过认证的库保证精确性缺点(个人认为):Verilog代码编辑界面不友好Nc-verilog的各

4、种常用的命令+cdslib+...设定你所仿真的库所在+errormax+整数当错误大于设定时退出仿真+status显示内存和CPU的使用情况+work工作库+access+w/r/c读取对象的权限,缺省为无读(-w)无写(-r)无连接(-c)+gui显示图形交互界面+inputscript_file输入脚本文件+run如果在GUI交互界面下,启动后将自动开始仿真......想了解更多请在终端输入Verilog后回车Nc-verilog仿真器的工作过程编译源文件,并且用描述器(elaborator)把设计描述成snapshot的形式。S

5、napshot是仿真器将调用的你的设计的表述,它和其它由compiler和elaborator产生的中间目标一起保存在库中。然后仿真。Verilog的编辑在Linux下打开gedit来创建和编辑其存放路径必须是Nc-verilog仿真器的License所认定的目录,否则编译时报错也可通过Nc-verilog来打开编辑,但操作不便保存好Verilog文件后,打开终端,键入nclaunch–new开启仿真器选择多步模式MultipleStep必须为此路径库文件夹点OK后主窗口:左边窗口显示当前目录下所有文件,在编译和描述后在右边显示设计的库

6、刷新目录源文件浏览Verilog编译器描述器(Elaboretor)仿真器(Simulator)VI编辑器选中所有相关文件后,点击编译RISCCPU所有模块文件及仿真文件编译成功描述前进行设定,Tools->elaborator非所有代码都加了时间,为防止报错描述成功Snapshot文件不报错,可以仿真设计浏览器控制窗口SimVision中你可以存储个别目标或者范围的仿真数据,使得仿真数据尽量少,因此需要设定探测类型。选择顶层模块->Simulation->CreateProbe创建成功,仿真结果数据将存在默认的库里开始仿真仿真结果数据

7、存在默认的库里仿真结果,与Testbench有关DesignBrowser让你进入设计的各层,以及信号和变量的数据库Waveformwindow把仿真的资料在X-Y坐标系里面描绘出来。数据通常被显示为值和时间的关系,但是它也可以是已经记录下了的数据SourceBrowser让你可以看到设计的源代码选择好要显示的信号后,点击打开波形窗口点击顶层模块,选择要加进波形图的信号加信号举例选择子模块的信号无信号显示Simulation->ResettoStart信号显示方式举例Format->Radix/Mnemonic->Decimal…创建新

8、的信号显示方式Windows->Tools->MnemonicMaps1。点击新建Map按钮,新建一个mnemonicmap.2。改变默认的进制,点击’h不放然后选择’d.3。双击ValuesMatchin

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。