北斗导航定位接收机的原理及硬件实现

《北斗导航定位接收机的原理及硬件实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、万方数据第11卷第4期2009年4月题筛廖案VoLllNo．4Apr．2009北斗导航定位接收机的原理及硬件实现魏秀启，郑维广，隋绍勇(中国人民解j992724#F&，山东青岛266109)摘要i讨论了一种北斗卫星定位通信系统(CNSS)接收机信号处理的方法，介绍了基于载波跟踪电话、PN码的捕获与跟踪电路及数据解算电路的设计和实现方法。该设计具有很高的使用性，可满足一般的定位和导航要求。关键宇：北斗；直接序列扩频；载波同步；PN码同步0引言绝大多数动态信息的取得都离不开时间和位置参数。而卫星定位导航技术正是获取信息最强

2、有力的工具。这项技术最早源于外层空间的争夺战。当时是作为一个功能强大的军事传感器来使用的。它的出现带来了一场新的军事变革，可以说一个国家卫星导航定位系统发展程度直接决定着这个国家在未来战场上的优劣地位。同样。该技术在民用中也带来了巨大经济效益。我国的卫星定位导航系统在国民经济建设中占有着重要的地位。是建设国家信息体系的重要基础设施，是直接关系到国家安全、经济发展的关键性系统技术平台。1总体结构根据当前卫星导航定位系统发展的趋势。考虑到导航定位的精度。这里给出一种北斗接收机的设计。其系统原理图如图1所示。系统中GPS信号

3、和GNSS信号的接收和处理采用成品模块来完成。可直接输出GPS或GNSS的定位和导航信息。硬件设计主要完成对GPS信号的处理。首先。北斗模块的中频信号经中频放大后直接进行高速采样。然后系统对采样数据进行基带处理．再对解算出的信息进行定位及导航计算。最后将所算结果传送给ARM控制器，并经处理后显示输出。系统中的扩展数据接口可以进行收稿日期：2008-1l一24扩展。如扩展无线电导航接口等。图2所示是系统的硬件结构图。该系统主要用到以下器件：(1)一片ARM9200微处理器、一片ARM程序FLASH和一片高速SDRAM，它

4、们主要完成对整个系统的控制：(2)STRATIXII高性能FPGA，该FPGA内含DSP处理模块和6个PLL。主要负责对采样数据的解扩解调：(3)一片1rIGERSHARC系列DSP_rrsl01和一教H高放H下变频H篡H箍H定≮≯航数据存储爱GPSGNSS总线接口I12型I图l系统整体原理图图2系统硬件鲒构框图幻tOtO．eCdiLC／g2009A电子元嚣件左用37万方数据第1l卷第4期2009年4月电手充器件主用ElectronicComponent&DeviceApplicationsV01．11No．4Apr．

5、20092．1基带处理由于北斗信号为OQPSK信号，且3颗星发射信号的扩频伪码不同，因此系统需采用CDMA方式来工作。系统首先对北斗射频信号直接进行中频放大和高速采样。然后经数字下变频致零中频，再经低通滤波，并对采样数据进行解扩和解调处理。输出信息流。该过程称为基带处理过程。其中的关键技术是载波和PN码的捕获与跟踪，下面着重说明。(1)栽波跟踪由于本系统的收发时钟不同源，同时，系统也会存在多谱勒频移，因此．收发数据时会出现一定的频差，并且频差会随着时间变化。对于OQPSK调制信号来说。这种频差不仅会引起信噪比下降，而且

6、还可引起信号畸变，后果很严重，因此需要引入载波跟踪系统。另外还需考虑到OQPSK信号900相位不确定性的问题，图3给出了这种载波捕获和跟踪电路原理图。图中，r(k)为经过中频放大后的输入信号，图3载波琅踪环原理图见下式：r@=(P／2)瞄，∽t∽os(2,fffj训峨∽Q(t)sin(2础坤c)]+n@该信号经数字下变频和低通滤波后同时进入载波跟踪环路及扩频码跟踪环路。为克1]ItOQPSK信号900相位不稳定性问题，系统采用图3所示正交双路解扩电路来提取发射载波和本地载波的频偏。其载波Nco输出信号为：cos西cJ}

7、+幻和一sin西。．

8、}+；。)。由它们对两路正交信号进行频率和相位调整。其中二。、；。为对发射载频蛾、发射载频的初始相位9。的估计，载波跟踪环路由反正切误差来提取电路组成的反馈调整电路。其最终要求是：△脚=∞。一二。和△9邓。一；。都趋向于零。其FPGA内部设计图如图4所示。(2)PIN码的捕获与跟踪PN码同步过程分为捕获(粗同步)和跟踪图4n，GA内部电路设计图38电手元嚣件主碉2009A卸帆仉ec如．cn万方数据第11卷第4期2009年4月撬钸零尝V01．1lNo．4Apr．2009(精同步)两个阶段。这两部分的

9、电路设计可采用一种改进型滑动相关法来实现。这种方法的原理为：本地PN码与接收信号取相关和积分运算后，系统对结果进行判决，如果该结果超过检测阀值．系统将进人验证状态。若通过验证则转入PN码跟踪环路。否则将重复捕获过程。其原理如图5和图6所示。图5扩频码捕获环图6扩频码跟踪环2．2数据解算当通过FPGA解扩后的信号进入DSP数字信号处