基于FPGA的多通道数字接收机设计与实现

《基于FPGA的多通道数字接收机设计与实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、32航天电子对抗第27卷第5期基于FPGA的多通道数字接收机设计与实现杨媛媛，吕幼新(电子科技大学电子工程学院，四川成都611731)摘要：针对多通道数字接收机在雷达和移动通信等领域的应用需求，提出了一种基于FPGA的4通道数字接收机的实现方案。采用4个AD9230芯片对射频模拟信号进行并行数字化处理，然后在FPGA中实现数字下变频和整个系统的配置；通过对积分梳状滤波器(CIC)和半带(HB)滤波器的级数和选通控制，实现覆盖范围为1~16384倍的抽取滤波，达到系统指标要求。该方案具有可编程和灵活性强的优点，能够广泛应用于多个领域。关键词：数字下

2、变频；多通道数字接收机；抽取；滤波中图分类号：TN971．1文献标识码：ADesignandimplementofmultichanneldigitalreceiverbasedonFPGAYangYuanyuan。LtlYouxin(SchoolofElectronicEngineering，UniversityofElectronicScienceandTechnologyofChina，Chengdu611731，Sichuan，China)Abstract：Aimingattherequirementofmultichanneldigit

3、alreceiverinthefieldsofradar，mobiletelecom—mumicationandSOon，aschemeofrealizingfour—channeldigitalreceiverbasedonFPGAisputforward．FourAD9230areusedtodigitizeanalogsignals，andthendigitaldownconversion(DDC)andconfigurationofsys—ternareimplementedintheFPGA．Thedecimationfilterran

4、geincreasesbyafactorof1-16384，thatisrealizedbycontrollingthestageandapplicationforcascadedintegrator-comb(CIC)filterandhalf—band(HB)filters，andtheperformanceofsystemisaccomplishedefficiently．Theschemeisprogrammableandflexible，anditcanbeusedinmanyfieldswidely．Keywords：digitald

5、ownconversion；multichanneldigitalreceiver；decimation；filter0引言1多通道数字接收机的硬件组成数字波束形成技术的出现，使得实现现代雷达接1．1ADC模块收机各种苛刻性能成为可能_1]。数字下变频(DDC)ADC芯片是数字接收机硬件系统的核心器件，是数字接收机的重要组成部分L2]，采用专用芯片或自现代数字接受系统要求具有较高的采样率和大的工作制专用芯片通常只能实现固定抽取倍数的下变频，其带宽，以及为了适应错综复杂的电磁环境还需要大的应用范围有限。目前，考虑在FPGA中实现DDC已动态范围，因

6、此在选取ADC芯片进行模数转换时，经成为一种趋势：应用FPGA实现数字下变频，可以需要考虑它的采样频率、有效位数、动态范围、信噪根据不同的系统要求，采用不同结构来完成相应的功比以及接口电平方式等性能指标。本设计采用的能，具有很大的灵活性，便于系统的功能扩展和升级。ADC芯片是ADI公司生产的大动态范围、高采样本文采用Xilinx公司Virtex-5系列的FPGA芯片，通率、12位的A／D转换器件AD9230，该器件的最高过合理的抽取滤波设计和选通控制，实现抽取覆盖范采样率可达250MSPS，无杂散动态范围可达82dB，围为1~16384倍的4通道

7、数字接收机系统，该系统具最大信噪比为65．5dB，效位数可达10位，输出位有灵活性强和应用范围广的特点。宽为12位的LVDS信号能够很好的完成与FPGA器件的通信。收稿日期：2011—05—23~2011—07—30修回。1．2大规模集成电路FPGA器件XC5VSX95T-1FFG11361作者简介：杨嫒嫒(1986一)，女，硕士研究生，主要研究方向为数字接收机、雷达信号处理等。XC5VSX95T是XILINX公司生产的现场可编程2011(5)杨媛媛，等：基于FPGA的多通道数字接收机设计与实现33上百万逻辑门竺’要曼即可集2系统总体结构设计，拥

8、有6个数字时钟管理块(CMT)，每⋯⋯⋯⋯‘个时钟管理块包含2个数字时钟管理单元(DCM)和1数字化接收机主要包括模数转化模块和数字下变