基于软件无线电的多通道数字接收机的实现

《 基于软件无线电的多通道数字接收机的实现》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

基于软件无线电的多通道数字接收机的实现 基于软件无线电的多通道数字接收机的实现 基于软件无线电的多通道数字接收机的实现 基于软件无线电的多通道数字接收机的实现 基于软件无线电的多通道数字接收机的实现 基于软件无线电的多通道数字接收机的实现 基于软件无线电的多通道数字接收机的实现 基于软件无线电的多通道数字接收机的实现 2005年学术论文集基于软件无线电的多通道数字接收机的实现吴波明望陶松摘要:本文介绍了AD公司最新推出的AD6652和BF533的性能特点,结合软件无线电的思想,提出了一种多通道数字接收机的设计方案,并进行了硬件实现.关键词:软件无线电数字化接收机1引言随着数字信号处理(DSP)技术飞速发展,在软件无线电接收机中可以方便地对接收频段,调制解调方式,滤波特性等进行编程控制,极大地提高了通信设备的性能和设计的灵活性.软件无线电的基本思想是将A/D转换器尽量靠近天线,使所有的功能由数字信号处理器完成,核心技术是数字信号处理技术.其他现代电子技术,如宽带天线,宽带低噪声放大器,高速A/D变换器的发展,也为发展高性能,多用途的数字接收机系统提供了技术基础.理想的软件无线电结构是射频直接采样数字化,但由于目前器件性能的限制还不能实现.目前可行的方案是宽带中频软件无线电接收机.本文提出了一种多通道中频采样的接收机方案,运用多带通信号的欠采样定律进行中采样的方法进行接收机的设计,并进行了硬件实现.2软件无线电接收机的基本结构软件无线电的宗旨就是尽可能地简化射频前端,使A/D转换尽可能地靠近天线去完成模拟信号的数字化,而且数字化后的信号尽可能多地使用软件来处理,实现各种功能指标.软件无线电的组成结构有三种:射频全宽开低通采样软件无线电结构,射频直接带通采样软件无线电结构和宽带中频带通采样软件无线电结构.目前可行的方案是宽带中频采样软件无线电结构.宽带直接中频采样全数字化接收机的构成如图1所示.厂—_-{—__[巫—巫=}.—咂]__L——固l7电信技术研究2005年第6～7期它由射频前端,低噪声放大器,第一本振,滤波器,第二本振,滤波器,中放,A/D数字转换器,数字下变频器,数字信号处理器DSP组成.射频信号被接收后,经过预选,低噪声放大(LNA),混频,滤波和放大后,产生第二中频信号,通过抗混跌滤波后作为模拟/数字变换器的模拟输入信号,通过ADC将模拟信号转换为离散的数字信号后,由数字下变频器完成数字化频谱搬移,降低速率,最后用数字滤波器抑制带外能量,并将数据传送给数字信号处理器.3数字接收机平台设计及硬件实现3.1硬件平台结构硬件平台的实现结构如图2所示,两路的中频信号通过AD6652完成采样和下变频处理后,通过FPGA逻辑送入DSP进行处理,同时DSP通过其EBIU(异步扩展总线接口)完成对AD6652的控制,BF533的引导采用外部16BitFla11AM29LV400B完成.固输入A输入B图2数字接收机硬件平台结构3,2AD6652的特点FUNCTIONALB1OCKDIAGRAMUUAL.CHANNEL1.BITA:样位数为12位.采用差分输入的结构支持1V到2V的输入信号电压峰峰值.内部参考电压,两个通道之间的隔离度为85db.后端由4路独立的下变频器组成,每路下变频通道有多级信号处理的阶段:1级由32BIT的NCO组成的正交混频器,1个RCIC2滤波器组,1个CIC5滤波器组,1个FIR滤波器组.在下变频通道后有数字AGC功能,适合对处理后的信号进行增益控制,在信号处理完后,通过两路8Bit的Link口或者16Bit的并行接口输出数据,4个下变频通道的数据可以灵活配置输出.3.3BF533的特点BF533是ADI公司推出的BlackfinDsp系列产品的一款高性能的定点DSP.它的体系结构是在ADI公司和Intel公司联合开发的”微信号结构”(MSA)的基础上实现的.这种统一的编程模式由于采用了一个综合的信号处理和控制指令集,从而消除了传统的多个不同处理器之间相联系的复杂性,因为传统的多处理器系统的信号处理和控制系统都在分立的处理器上工作,它的体系结构如图4所示.图4BF533体系结构BF533的时钟频率可以达到600M,该体系内的高度并行的计算单元使在相同的周期内能执行的算术运算的次数最大化,它的核心是数据算术单元(DAU),它包括2个16位乘法累加器(MAC),2个40位算术逻辑单元(ALU),在每个周期内能在4个独立的数据操作数上执行l6位乘l6位的乘法运算.该40位的ALU能累加2个40位数字或4个16位的数字;其L1指令存储器包括80KBSRAM,其中16KB可以配置成4路组联合(;ache,L1数据存储器包括2个32KBSRAM的Bank,每个Bank均由两个16KB的SRAM组成,其中1个16KB可以配置成Cache;BF533还有 多达4GB的统一寻址空间和丰富的外设端口,包括3个定时/计数器,支持PWM,支持片外同步或异步存储器,19电信技术研究2005年第6～7期l6个GPIO,支持IrDA的UARTVI,2个全双工同步串VI和1个SPI兼容端VI.另外,BlackfinDsp的另一个系列BF535在BF533的基础上增加了33M的PCI接VI(V2.2)及USB设备端VI,其他完全与BF533相兼容.3.4几个关键技术点的实现(1)在数字中频板的实现中,AD部件的设计保证其功能和性能的实现,AD6652可以同时进行两路AD转换,每个AD通道模拟信号采用差分输入,额定模拟输入电压的最大范围为峰一峰值lV,为了获得较好的动态性能,两个差分输入端的阻抗必须匹配,常采用变压器匹配的方法,如图5所示.每个AD通道的基准电压配置成为内部基准,采用图示连接方法,使得VREF=0.5V,Vp—p=2VREF=IV.AVDD上AD6652一——●—————————_+[=]IN—一1,RE髓ATT=j_—三01uiVREF01:;l——一FD]lu D广lⅡ AGND图5AD差分输入图(2)在多通道接收机系统中,同步是一个比较重要的技术问题.要保证各个接收通道的一致性,不仅需要在前端信道设计时保证本振同源,保持各个通道的混频处理的同步.还要求各个通道在完成A/D转换和数字重采样过程中保持同步.AD6652由于在一个芯片内集成了4路DDC通道.每个通道都有一根外部同步触发信号SYNC来控制数字NCO,保持其一致性,在本设计中运用一个外部触发电路同时触发四个通道的SYNC信号(SYNCA,SYNCB,SYNCC,SYNCD).同时SYNCA—D要求在使用时必须下拉一个70欧姆的电阻.(3)由于AD6652的输出接VI可以配置通过两路8bit的LinkVI或者16bit的并行接VI来实现.考虑到BF533的外部端VI中没有Link口,只有利用BF533的扩展总线来采集数据.本设计中把4路DDC的通道的数据通过16Bit的Por送出,其时序如图6所示,当外部端VI响应信号PxREQ为高电平时,表示外部设备已经准备好.PortA输出的数据通过PxIQ确定输出数据的IQ类型,通过PxCHf1:0]确定数据的通道标志.2005年学术论文集LJU门X/I“TtDPREQL月I●14-tDpp)000000c000c0000000)0【s删XQ叫)0000000(tDPIQ_十)000000c1000000cj000I)0000000《图6AD6652并口时序图本设计中利用FPGA构造一个8通道的数据缓冲区,通过PxlQ和PxCH分别缓冲4路DDC的L,Q数据缓冲到8个不同的数据缓冲区,当缓冲区的数据达到其门限时,通过中断PF4通知DSP,BF533在响应中断后可以分别从8个数据缓冲区中读出4个通道的数据.由于BF533扩展总线的读操作周期远远小于AD6652PortA的写操作周期(即数据缓冲区是一个慢写快读的操作方式),不会出现数据的丢失.(4)BF533的引导可以通过芯片管脚BMODE1-0选择其引导方式,由于在BF533的开发环境VisulDSP++3.5版本中有一个自动擦写Flah的开发工具,使用很方便,因此本设计中选用16Bit的FlashAM29LV400B作为DSP的引导模式.值得注意的是,Flash必须配置映射在BF533的异步总线Bank0地址空间,并且Bank0地址空间必须设置为慢处理模式(3个周期的数据保持时间,15个周期的读写时间,4个周期的设置时间).4结论本文针对现代日益复杂的电磁环境对数字接收机的要求,运用软件无线电的设计思想,提出了一种直接中频采样多通道数字接收机的方案,并以目前最新的数字下变频器和DSP为平台,对多同道数字接收机进行了实现.只要通过软件改变AD6652的下变频参数,在DSP中运用不同的算法,就能实现不同的通信体制.参考文献[1]AnalogDeviceInc.ADSP—BF533BlackfinProcessorHardwareReference.March2003[23AnglogDeviceInc.12Bit65MSPSIFtoBasebandDeversityReceiver.2004[3]杨小牛等.软件无线电原理与应用,电子工业出版社,2001年[4]陈峰等.Blackfin系列DSP原理与系统设计.电子工业出版社,2004年21