X射线脉冲星导航硬件脉冲轮廓累积研究

X射线脉冲星导航硬件脉冲轮廓累积研究

ID:46622286

大小:1.68 MB

页数:7页

时间:2019-11-26

X射线脉冲星导航硬件脉冲轮廓累积研究_第1页
X射线脉冲星导航硬件脉冲轮廓累积研究_第2页
X射线脉冲星导航硬件脉冲轮廓累积研究_第3页
X射线脉冲星导航硬件脉冲轮廓累积研究_第4页
X射线脉冲星导航硬件脉冲轮廓累积研究_第5页
资源描述:

《X射线脉冲星导航硬件脉冲轮廓累积研究》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、航空学报ActaAerOnauticaetAstrOnautjcaSinicaFeb.252016VoI.37No.2662.668ISSN1000-6893CN11-1929/Vhttp:∥hkxbbuaa.edu.cnhkxb《萤buaa.edu.cnx射线脉冲星导航硬件脉冲轮廓累积研究吴亚平1’2,赵建军1’,吴光敏1,高霞芳1’2,唐海峰1’21.昆明理工大学理学院,昆明6500932.中国科学院西安光学精密机械研究所瞬态光学与光子技术国家重点实验室,西安710119摘要:为了在X射线脉冲星地面实验系统仿真源模拟产生X射线的基础上,能够快速稳定地得到脉冲轮廓,采用硬件历元叠加的方法获

2、得脉冲轮廓。研究了用硬件实现历元叠加及其数据整合的算法,该算法首先在MATLAB现场可编程逻辑阵列(FPGA)中实现,再通过MATLAB硬件描述语言(HDL)代码生成模块把算法转换成HDL,经编译后获得配置硬件的Bit文件,最终在开发板FPGA上实现数据处理的硬件模块。一段时间内的光子到达时间数据通过MATLAB算法得到的脉冲轮廓数据与通过硬件模块处理后得到的数据结果存在误差,在单个时间窗口内误差最大值为2个光子数,误差平均值占光子数统计平均值的o.084%;两组统计的脉冲轮廓数据中不同数据占总数据个数的9.481%,这样的误差不影响后端模拟导航模块的导航。利用硬件实现的历元叠加及其数据整合

3、模块具有处理速度快、设备紧凑、功耗低的特点,为航天器利用X射线脉冲星导航提供了一种可行的硬件数据处理技术上的支持。关键词:脉冲星;硬件处理;现场可编程逻辑阵列(FPGA);硬件设计;信号源中图分类号:V448.22;V448.23文献标识码:A文章编号:1000一6893(2016)020662一07X射线脉冲星导航是一项利用X射线脉冲星脉冲信号进行自主导航的技术[1‘2]。由于地球大气层的阻挡,地面难以观测到X射线脉冲星信号,因此开展X射线脉冲星导航飞行试验需要在飞行在大气层外的研究载体上进行,但是空间搭载试验费用巨大,涉及的技术范围广,难度大[3‘5]。因此中国科学院西安光机所在地面建立

4、了地面实验系统,对X射线脉冲星的X射线脉冲信号进行地面仿真研究。由于光子的量子统计特性,需要对大量光子进行累积才能获得有关脉冲的波形,进而得到脉冲到达时间(TOA)[61]。目前脉冲轮廓累计的处理方式是直接把光子的到达时间数据传送到上位台式计算机系统,实现时间数据的采集与处理[8{]。光子到达时间数据传送到计算机后需要手动将数据文件加载到MATLAB的数据处理程序中,再由MATLAB程序绘制出脉冲导航的脉冲轮廓;如此一来,这个处理过程的实时性将受到极大的影响。此外,台式计算机系统的重量较重、体积庞大,不利于在太空环境中使用[10。11]。为了解决上述问题,必须找到一种工作稳定、功耗低、处理数

5、据快、精度高、重量轻、体积小的数据处理设备。鉴于此,本文提出一种利用嵌入式计算机系统进行硬件历元叠加和数据整合的方法,以实现脉冲轮廓累积的数据硬件层处理,即在利用MATLAB实现脉冲星脉冲轮廓累积的基础上,借助硬件描述语言代码生成(HDLCoder)辅助设计工具,实现利用现场可编程逻辑阵列收稿日期:2015.03-20;退修日期:2015-05—04;录用日期:2015—06-01;网络出版时间:2015-06—0314:47网络出版地址:w、f州.cnki.net/kcms/detail/11.1929.v.20150604.1139.005.htmI基金项目:国家自然科学基金(”1030

6、69,61007017)通讯作者.Tel.:0871-65917864E-mail:kmustdag@sinacn引甩格武l吴亚平.赵建军.吴光敏.等.x射线脉冲星导航硬件脉冲轮廓累积研究£J].航空学报.2016.37(2):662-668.wUYP.ZHAoJJ.wUGM.eta.HardwareeDochsuDerpoSit∞olX-憾youI铋卜ba∞d舱vigation[JI.AdaAerQ喵ull∞elAslr∞amicaSiniGa.2016.37(2):662-668.吴亚平,等:x射线脉冲星导航硬件脉冲轮廓累积研究(FPGA)硬件系统对光子到达时间数据进行的历元叠加和脉冲轮

7、廓数据整合,进而输出脉冲轮廓的到达时间数据。本文介绍了光子到达时间数据的历元叠加和数据整合的原理以及相关硬件实现的方法。通过MATLAB和MODELSIM实现硬件模块的功能性仿真。其中,所使用的硬件开发板(XILINX公司推出的XUPVirtex—IIPro开发板)的质量只有650g,5V的电压下即可工作,且功耗仅为20W;与之对比的,目前的台式计算机的质量都在数千克以上,工作电压为220V,且功率不低于30

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。