高速数字集成电路的逻辑优化

《高速数字集成电路的逻辑优化》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、上海交通大学硕士学位论文高速数字集成电路的逻辑优化姓名：申旦申请学位级别：硕士专业：电路与系统指导教师：林争辉2001.6.1申请上海交通大学硕士学位论文高速数字集成电路的逻辑优化摘要，集成电路的设计从CAD(计算机辅助设计)发展到EDA(电子设计自动化)阶段，EDA工具帮用户完成综合、优化，映射一体化。因此设计出的集成电路电路的性能(速度，面积，功耗)取决于于EDA的功能。、1／我们大规模集成电路研究所与美国著名EDA公司Avanti合作，主要研究数字集成电路中的逻辑综合和优化问题。而在集成电路的各项参数优化中，如何使电

2、路速度达到用户暨定的目标则是首要任务。一般将逻辑电路速度优化分为时序优化方法和组合优化方法，而基于avanti公司提出的希望对原有电路速度优化30％的要求，我们项目组准备采用的是组合优化+时序优化的方法。我在主要研究了集成电路速度优化中的时序优化方法⋯retiming算法。一般介绍的retiming算法在实际应用时存在可测性保留，与组合优化方法结合，电路初始态计算等问题，我在论文里主要针对这些问题提出了改进型的retiming算法。在论文的最后一章里，我也简要的阐述了一些我提出的改进犁的组合优化方法。／·、i4所提出的算法

3、思想大多数在项目组软件HOP2中得到检验。、1关键词：retiming，集成电路优化：逻辑综合。虫堡占塑窒望丕兰堡主堂垡垒塞查堕垫兰堡盛垒堕丝篓塑垡些AbstractThedesignofIntergratedcircuitshasdevelopedfromthecomputeraideddesignstagetothestageofelectronicdesignautomation．TheEDAtoolshelptheuserfinishthesynthesis，optimizationandtechonologyma

4、ppingasaunifiedprocess．Sotheperformanceoftheoutcomechip，includingarea，speed，andpowerismainlydeterminedbytheEDAtool’sfunction．WecooperatewiththefamousEDAtoolprovider-一-Avanti，mainlydoingresearchonthelogicsynthesisandlogicoptimizationofdigitalIC．InallthetasksinICpef

5、formaeeoptimization，therequirementtospeedupthecircuitstomeettheuser’sspeedlimitistheoneofgreatestimportance．LogicoptimizationofdigitalICisdividedintotwoparts，combinationaloptimizationmethodsandsequentialmethods．Andaccordingtothe30％speed-uprequirement，wegroupplaned

6、totakethecombinationaloptimizationcombinedwithsequentialoptimization．Iammainlyinvolvedintheresearchofsequentialoptimization一-retiming．ThegenerallyintroducedretimingalgorithmisnotsuitableforpracticalapplicationfortheexistingproblemsastestabilityconservablitNability

7、tocombinedwithcombinationaloptimizationmethodsandinitialstatecomputation，thispapermainlydiscusstheimprovedretimingalgorithmaimingalltheseproblemsabove．Inthelastchapterofthispaper,someimprovedcombinatioanaloptimizationalgorithmproposedbymeisdiscussedbriefly．Mostoft

8、healgorithmsproposedbymegetsatisfactoryexperimentalresultsfromtheHOP2systemdevelopedbyourgroup．Keywords：retiming，ICoptimization，logicsynthesis史堕兰塑銮婆三璺堡主