《EDA课后习题》PPT课件

《《EDA课后习题》PPT课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、EDA技术习题第一章概述1EDA技术与ASIC设计和FPGA开发有什么关系?答：利用EDA技术进行电子系统设计的最后目标是完成专用集成电路ASIC的设计和实现；FPGA和CPLD是实现这一途径的主流器件。FPGA和CPLD通常也被称为可编程专用IC，或可编程ASIC。FPGA和CPLD的应用是EDA技术有机融合软硬件电子设计技术、SoC（片上系统）和ASIC设计，以及对自动设计与自动实现最典型的诠释。第一章概述l-3什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么?答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表

2、达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。类型:(1)从自然语言转换到VHDL语言算法表示，即自然语言综合。(2)从算法表示转换到寄存器传输级(RegisterTransportLevel，RTL)，即从行为域到结构域的综合，即行为综合。(3)从RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。(4)从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。综合在电子设计自动化中处于核心地位。综合器具有更复杂的工作环境，综合器在接受VHDL程序并准备对其综合前，必须获

3、得与最终实现设计电路硬件特征相关的工艺库信息，以及获得优化综合的诸多约束条件信息；根据工艺库和约束条件信息，将VHDL程序转化成电路实现的相关信息。第一章概述1-4在EDA技术中，自顶向下的设计方法的重要意义是什么?答：在EDA技术应用中，自顶向下的设计方法，就是在整个设计流程中各设计环节逐步求精的过程。第一章概述1-5IP在EDA技术的应用和发展中的意义是什么?答：IP核具有规范的接口协议，良好的可移植与可测试性，为系统开发提供了可靠的保证。第一章概述1-6叙述EDA的FPGA/CPLD设计流程。答：1.设计输入(原理图/HDL文本编

4、辑)；2.综合；3.适配；4.时序仿真与功能仿真；5.编程下载；6.硬件测试。第一章概述1-7IP是什么?答：IP是知识产权核或知识产权模块，用于ASIC或FPGA/CPLD中的预先设计好的电路功能模块。IP在EDA技术开发中具有十分重要的地位；与EDA技术的关系分有软IP、固IP、硬IP：软IP是用VHDL等硬件描述语言描述的功能块，并不涉及用什么具体电路元件实现这些功能；软IP通常是以硬件描述语言HDL源文件的形式出现。固IP是完成了综合的功能块，具有较大的设计深度，以网表文件的形式提交客户使用。硬IP提供设计的最终阶段产品：掩模。

5、第一章概述1-8叙述ASIC的设计方法。答：ASIC设计方法,按版图结构及制造方法分有半定制(Semi-custom)和全定制(Full-custom)两种实现方法。全定制方法是一种基于晶体管级的，手工设计版图的制造方法。半定制法是一种约束性设计方式，约束的目的是简化设计，缩短设计周期，降低设计成本，提高设计正确率。半定制法按逻辑实现的方式不同，可再分为门阵列法、标准单元法和可编程逻辑器件法。第一章概述1-9FPGA/CPLD在ASIC设计中有什么用途?答：FPGA/CPLD在ASIC设计中，属于可编程ASIC的逻辑器件；使设计效率大为

6、提高，上市的时间大为缩短。第一章概述1-10简述在基于FPGA/CPLD的EDA设计流程中所涉及的EDA工具，及其在整个流程中的作用。答：基于FPGA/CPLD的EDA设计流程中所涉及的EDA工具有：（1）设计输入编辑器（作用：接受不同的设计输入表达方式，如原理图输入方式、状态图输入方式、波形输入方式以及HDL的文本输入方式。）；（2）HDL综合器（作用：HDL综合器根据工艺库和约束条件信息，将设计输入编辑器提供的信息转化为目标器件硬件结构细节的信息，并在数字电路设计技术、化简优化算法以及计算机软件等复杂结体进行优化处理）；（3）仿真器

7、（作用：行为模型的表达、电子系统的建模、逻辑电路的验证及门级系统的测试）；适配器（作用：完成目标系统在器件上的布局和布线）；（4）下载器（作用：把设计结果信息下载到对应的实际器件，实现硬件设计）。第二章FPGA/CPLD结构原理2-1OLMC（输出逻辑宏单元）有何功能?说明GAL是怎样实现可编程组合电路与时序电路的。答：OLMC单元设有多种组态，可配置成专用组合输出、专用输入、组合输出双向口、寄存器输出、寄存器输出双向口等。GAL（通用阵列逻辑器件）是通过对其中的OLMC（输出逻辑宏单元）的编程和三种模式配置（寄存器模式、复合模式、简单

8、模式），实现组合电路与时序电路设计的。第二章FPGA/CPLD结构原理2-2什么是基于乘积项的可编程逻辑结构?答：GAL、CPLD之类都是基于乘积项的可编程结构；即包含有可编程与阵列和固定的或阵列的PAL（