EDA课后习题答案.ppt

EDA课后习题答案.ppt

ID:54929008

大小:286.50 KB

页数:47页

时间:2020-05-06

EDA课后习题答案.ppt_第1页
EDA课后习题答案.ppt_第2页
EDA课后习题答案.ppt_第3页
EDA课后习题答案.ppt_第4页
EDA课后习题答案.ppt_第5页
资源描述:

《EDA课后习题答案.ppt》由会员上传分享,免费在线阅读,更多相关内容在PPT专区-天天文库

1、第1章EDA技术概述1-1EDA技术与ASIC设计和FPGA开发有什么关系?FPGA在ASIC设计中有什么用途?答:EDA技术进行电子系统设计的最后目标,是完成专用集成电路(ASIC)的设计和实现,FPGA是实现这一途径的主流器件,它们的特点是直接面向用户、具有极大的灵活性和通用性、使用方便、硬件测试和实现快捷、开发效率高、成本低、上市时间短、技术维护简单、工作可靠性好等。FPGA的应用是EDA技术有机融合软硬件电子设计技术、ASIC设计,以及对自动设计与自动实现最典型的诠释。1-2与软件描述语言相比,Veril

2、og有什么特点?答:Verilog语言的特点:(1)按照设计目的,Verilog程序可以划分为面向仿真和面向综合两类,而可综合的Verilog程序能分别面向FPGA和ASIC开发两个领域。(2)能在多个层次上对所设计的系统加以描述,从开关级、门级、寄存器传输级(RTL)至行为级都可以加以描述。(3)灵活多样的电路描述风格。1-3什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么?答:综合(Synthesis),就其字面含义应该是:把抽象的实体结合成单个或统一的实体。在电子设计领域,综合的概念可以表述为:将

3、用行为和功能层次表达的电子系统转换为低层次的、便于具体实现的模块组合装配的过程。(1)从自然语言转换到Verilog语言算法表述,即自然语言综合。(2)从算法表述转换到寄存器传输级(RegisterTransportLevel,RTL)表述,即从行为域到结构域的综合,也称行为综合。(3)从RTL级表述转换到逻辑门(包括触发器)的表述,即逻辑综合。(4)从逻辑门表述转换到版图级表述(如ASIC设计),或转换到FPGA的配置网表文件,可称为版图综合或结构综合。综合器就是能够将一种设计表述形式自动向另一种设计表述形式转

4、换的计算机程序,或协助进行手工转换的程序。它可以将高层次的表述转化为低层次的表述,可以将行为域转化为结构域,可以将高一级抽象的电路描述(如算法级)转化为低一级的电路描述(如门级),并可以用某种特定的“技术”(如CMOS)实现。1-4IP在EDA技术的应用和发展中的意义是什么?答:IP就是知识产权核或知识产权模块的意思,在EDA技术和开发中具有十分重要的地位。美国著名的Dataquest咨询公司将半导体产业的IP定义为“用于ASIC或FPGA中的预先设计好的电路功能模块”。IP分软IP、固IP和硬IP。软IP是用H

5、DL等硬件描述语言描述的功能块,但是并不涉及用什么具体电路元件实现这些功能。固IP是完成了综合的功能块。它有较大的设计深度,以网表文件的形式提交客户使用。硬IP提供设计的最终阶段产品——掩模。随着设计深度的提高,后续工序所需要做的事情就越少;当然,灵活性也就越小。不同的客户可以根据自己的需要订购不同的IP产品。1-5叙述EDA的FPGA/CPLD设计流程,以及涉及的EDA工具及其在整个流程中的作用。答:完整地了解利用EDA技术进行设计开发的流程对于正确地选择和使用EDA软件、优化设计项目、提高设计效率十分有益。一

6、个完整的、典型的EDA设计流程既是自顶向下设计方法的具体实施途径,也是EDA工具软件本身的组成结构。基于EDA的FPGA/CPLD开发流程1-6OLMC有何功能?说明GAL是怎样实现可编程组合电路与时序电路的。答:输出逻辑宏单元(OutputLogicMacroCell,OLMC),此结构使得PLD器件在组合逻辑和时序逻辑中的可编程或可重构性能都成为可能。GAL16V8型号的器件,它包含了8个逻辑宏单元OLMC,每一个OLMC可实现时序电路可编程,而其左侧的电路结构是与阵列可编程的组合逻辑可编程结构。GAL的OL

7、MC单元设有多种组态,可配置成专用组合输出、专用输入、组合输出双向口、寄存器输出、寄存器输出双向口等,为逻辑电路设计提供了极大的灵活性。GAL的输出逻辑宏单元OLMC中含有4个多路选择器,通过不同的选择方式可以产生多种输出结构,分别属于3种模式,一旦确定了某种模式,所有的OLMC都将工作在同一种模式下。图1-14即为其中一种输出模式对应的结构。图1-14寄存器输出结构1-7什么是基于乘积项的可编程逻辑结构?什么是基于查找表的可编程逻辑结构?答:基于乘积项的可编程结构,即由可编程的“与”阵列和固定的“或”阵列组成。

8、可编程的查找表(LookUpTable,LUT)结构,LUT是可编程的最小逻辑构成单元。大部分FPGA采用基于SRAM(静态随机存储器)的查找表逻辑形成结构,即用SRAM来构成逻辑函数发生器。一个N输入LUT可以实现N个输入变量的任何逻辑功能,如N输入“与”、N输入“异或”等。1-8就逻辑宏单元而言,GAL中的OLMC、CPLD中的LC、FPGA中的LUT和LE的含义和结

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。