计算机组成原理阵列乘法器的设计说明书

《计算机组成原理阵列乘法器的设计说明书》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、.沈阳航空工业学院课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：阵列乘法器的设计院（系）：计算机学院专业：计算机科学与技术班级：学号：姓名：指导教师：完成日期：2006年12月31日...目录第1章总体设计方案11.1设计原理11.2设计思路21.3设计环境2第2章详细设计方案42.1顶层方案图的设计与实现42.1.1创建顶层图形设计文件42.1.2器件的选择与引脚锁定52.1.3编译、综合、适配52.2功能模块的设计与实现52.2.1（A）一位全加器的设计与实现52.2.1（B）一位全加器的仿真图如下图所示：62.2.2(A)4位输入端加法器的设计与实

2、现72.2.2(B)4输入端加法器的封装图如下图所示：82.2.2(C)4输入端加法器的仿真图如下图所示：82.2.3（A）阵列乘法器的设计与实现92.2.3(B)阵列乘法器的封装图如下图所示112.2.3(C)4输入端加法器的仿真图如下图所示：11第3章硬件测试133.1硬件测试及结果分析13图中所示：13参考文献14附录（程序清单或电路原理图）15...第1章总体设计方案1.1设计原理阵列乘法器的原理框图如图1.1所示，X1,X2,X3,X4,Y1,Y2,Y3,Y4为阵列乘法器的输入端，Z1~Z8为阵列乘法器的输出端，该逻辑框图所要完成的功能是实现两个四位二进制既F

3、(X)*F(Y)的乘法运算，其计算结果为F(Z)。(其中F(X)=X1X2X3X4，F（Y）=Y1Y2Y3Y4），F(Z)=Z1Z2Z3Z4Z5Z6Z7Z8而且输入和输出结果均用二进制表示)图1.1阵列器原理框图表1.1阵列乘法器功能表其中下表是该逻辑电路图的功能可通过查表验证所得结果。...X1X2X3X4Y1Y2Y3Y4Z1Z2Z3Z4Z5Z6Z7Z8X　X　X　X　000000000000　　　　　　　　　　　　　　　　X　X　X　X00010000XXXXX　X　X　X0010000XXXX0XXXX001100000000~~~00101101XXXX0100

4、00000000~~~00111100XXXX010100000000~~~01001011XXXX011000000000~~~01011010XXXX011100000000~~~01101001XXXX100000000000~~~01111000XXXX100100000000~~~10000111XXXX101000000000~~~10010110XXXX101100000000~~~10100101XXXX110000000000~~~10110100XXXX110100000000~~~11000011XXXX111000000000~~~1101001

5、0XXXX111100000000~~~111000011.2设计思路为了进一步提高乘法运算速度，可采用类似人工计算的方法，阵列的每一行送入乘数Y的每一数位，而各行错开形成的每一斜列则送入被乘数的每一数位。4×4阵列乘法器可以由一定数量的4输入加法器构成的；4个输入加法器可以由一个与门和一位全加器构成；一位全加器可以用一个两输入或门模块和两个半加器模块构成。一位全加器的整体设计包含两半加器构成，半加器由异或门构成...1.3设计环境（1）硬件环境•伟福COP2000型计算机组成原理实验仪COP2000计算机组成原理实验系统由实验平台、开关电源、软件三大部分组成实验平台上

6、有寄存器组R0-R3、运算单元、累加器A、暂存器B、直通/左移/右移单元、地址寄存器、程序计数器、堆栈、中断源、输入/输出单元、存储器单元、微地址寄存器、指令寄存器、微程序控制器、组合逻辑控制器、扩展座、总线插孔区、微动开关/指示灯、逻辑笔、脉冲源、20个按键、字符式LCD、RS232口。COP2000计算机组成原理实验系统各单元部件都以计算机结构模型布局，清晰明了，系统在实验时即使不借助PC机，也可实时监控数据流状态及正确与否,实验系统的软硬件对用户的实验设计具有完全的开放特性，系统提供了微程序控制器和组合逻辑控制器两种控制器方式，系统还支持手动方式、联机方式、模拟方

7、式三种工作方式，系统具备完善的寻址方式、指令系统和强大的模拟调试功能。·XCV200实验板在COP2000实验仪中的FPGA实验板主要用于设计性实验和课程设计实验，它的核心器件是20万门XCV200的FPGA芯片。用FPGA实验板可设计8位16位和32位模型机。XCV200相应管脚已经连接好配合FPGA实验板的PC调试软件可方便地进行各种实验。U3IDT71V016SA是64Kx16位存储器能保存大容量的程序。C0-C5D0-D5是12个7段数码管用于显示模型机内部的寄存器总线数值，在设计时可将需要观察的内部寄存器总线等值接到这些7段管上