EDA论文—多功能数字钟的设计

EDA论文—多功能数字钟的设计

ID:47428047

大小:481.50 KB

页数:17页

时间:2020-01-10

EDA论文—多功能数字钟的设计_第页
预览图正在加载中,预计需要20秒,请耐心等待
资源描述:

《EDA论文—多功能数字钟的设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、题目:基于EDA技术基础的多功能数字钟的设计专业:班级:姓名:学号:指导教师:目录1.1摘要……………………………………………………31.2设计要求说明…………………………………………31.3方案论证………………………………………………41.4各模块设计……………………………………………51.5系统设计………………………………………………91.6调试过程………………………………………………121.7结论……………………………………………………161.8参考文献………………………………………………171.1摘要  数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机

2、械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,已得到广泛的使用。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑和时序电路。  因此,我们此次设计与制做数字钟就是为了了解数字钟的原理,从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.  数字钟的设计方法有许多种,例如,可用中小规模集成电路组成电子钟;也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟;还可

3、以利用单片机来实现电子钟等等。这些方法都各有其特点。我们是使用VHDL来设计的,并且用仿真器对其进行仿真。 1.2、设计要求说明 设计并实现具有一定功能的数字小系统(数字钟)要求:1、对所有设计的小系统能够正确分析;2、基于VHDL语言描述系统的功能;3、在maxplusII环境中编译通过;4、仿真通过并得到正确的波形;5、给出相应的设计报告。1.3、方案论证该数字钟可以实现3个功能:计时功能、整点报时功能和重置时间功能,因此有3个子模块:计时、报时(alarm1)、重置时间(s1、m1、h1、d1)。其中计时模块有4部分构成:秒计时器(second1)、分计时器(m

4、inute1)、时计时器(hour1)和星期计时器(day1)。     秒计时器(second1)是由一个60进制的计数器构成的,具有清0、置数和计数功能。其中reset为清0信号,当reset为0时,秒计时器清0;set为置数信号,当set为0时,秒计时器置数,置s1的值。clk为驱动秒计时器的时钟,sec为秒计时器的输出,ensec为秒计时器的进位信号,作为下一级的时钟输入信号。     分计时器(minute1)是由一个60进制的计数器构成的,具有清0、置数和计数功能。其中reset为清0信号,当reset为0时,分计时器清0;set为置数信号,当set为0时

5、,分计时器置数,置m1的值。clkm为驱动分计时器工作的时钟,与ensec相连接;min为分计时器的输出;enmin为分计时器的进位信号,作为下一级的时钟输入信号。     时计时器(hour1)是由一个24进制的计数器构成的,具有清0、置数和计数功能。其中reset为清0信号,当reset为0时,时计时器清0;set为置数信号,当set为0时,时计时器置数,置h1的值。clkh为驱动时计时器工作的时钟,与enmin相连接;hour为时计时器的输出;enhour为时计时器的进位信号,作为下一级的时钟输入信号。     星期计时器(day1)是由一个7进制的计数器构成的

6、,具有清0、置数和计数功能。其中reset为清0信号,当reset为0时,星期计时器清0;set为置数信号,当set为0时,星期计时器置数,置d1的值。clkd为驱动星期计时器工作的时钟,与enhour相连接;day为星期计时器的输出。     报时模块(alarm1)的功能是当整点(将min作为该模块的输入信号,min=00)时,alarm输出高电平,并且持续1分钟。数字钟的工作原理图如下所示:1.4、各模块设计1、秒计时器(second1)Libraryieee;Useieee.std_logic_1164.all;Useieee.std_logic_arith.

7、all;Useieee.std_logic_unsigned.all;Entitysecond1is Port(clk,set,reset:instd_logic;     S1:instd_logic_vector(7downto0);           ――置数端(秒)     Sec:bufferstd_logic_vector(7downto0);      ――秒输出端     Ensec:outstd_logic);        ―秒计时器的进位,用来驱动分计时器End;Architectureaofsecond1is Begin P

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。