第2章+微处理器与总线.ppt

《第2章+微处理器与总线.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第二章微处理器与总线教学内容：以Intel80x86系列处理器中的三种典型CPU（8088，80396和Penium4）为例，介绍微处理器的结构及其工作原理。并简要介绍总线的一般概念、主要功能及常用的总线接口标准。教学目标：了解微处理器的一般结构和功能理解8088CPU的外部引线及主要引脚功能深入理解8088和Pentium4CPU的三种工作模式了解8088和Pentium4CPU的结构特点了解流水线技术的一般概念理解总线的一般概念、分类方法及主要功能了解现代微机系统的总线结构了解常用的系统总线和外设总线标准2.1微处理器概述2.28088/8086微处理器2.380386微处理器2.4

2、Pentium4微处理器2.5总线2.1微处理器概述计算机基本结构微处理器（CPU）基本功能：算术运算和逻辑运算对指令进行译码、寄存并执行指令所规定的操作具有与存储器和I/O接口进行数据通信的能力少量数据的暂存能够提供同系统所需的定时和控制信号能够相应输入输出设备发出的中断请求运算器控制器寄存器组总线接口1运算器运算器是计算机用来进行算术逻辑运算的部件运算器的核心是加法器基本功能：1．对二进制代码进行加、减、乘、除基本运算2．对二进制代码进行“与”、“或”、“非”等逻辑运算3．完成数据信息的传送运算器组成：算术逻辑运算单元ALU，内部总线，通用寄存器组，输入多路开关和数据锁存器，输出移位

3、多路开关单总线结构三总线结构双总线结构2控制器控制器用于计算机硬件系统中，指挥、协调各部件的工作，是整个计算机的中枢基本功能：指令控制、时序控制、操作控制指令控制取指令分析指令执行指令时序控制指令周期时钟周期机器周期操作控制程序计数器时序控制部件指令译码器指令计存器微控制控制部件Programcounter，PCInstructionregister，IRInstructiondecoder，ID输入／输出控制中断处理1微操作2微指令图2-3控制器结构示意图3寄存器组寄存器组是CPU内部的若干个存储单元分为专用寄存器和通用寄存器，专用寄存器的作用是固定的，如堆栈指针、标志寄存器等，通用寄

4、存器可有多种用途寄存器的数目因微处理器而定寄存器组作用：暂存数据，避免频繁访问内存，缩短指令长度和执行时间，给编程带来方便微处理器典型结构微处理器简化结构2.28088/8086微处理器8088、8086基本类似16位CPU、AB宽度20位差别：指令预取队列：8088为4字节，8086为6字节数据总线引脚：8088有8根，8086有16根控制线引脚：8088为IO/M，而8086为M/IO8088为准16位CPU，内部DB为16位，但外部仅为8位，16位数据要分两次传送本课程主要介绍8088（IBMPC采用）2.2.18088/8086CPU的特点2.2.28088CPU的外部引线及其功

5、能2.2.38088/8086CPU功能结构2.2.48088/8086CPU的存储器组织2.2.58088/8086CPU的工作时序2.2.18088/8086CPU的特点1.8088/8086的指令流水线2.内存的分段管理技术3.支持多处理器系统1.8088/8086的指令流水线取指令指令译码读取操作数执行指令存放结果传统微处理器的指令执行过程（串行）8086CPU的指令执行过程（并行）2.内存的分段管理技术8088/8086CPU的内部结构都是16位的，即内部的寄存器只能存放16位二进制码，内部的总线同时也只能传送16位二进制码。如果用二进制码表示地址，则8088/8086就只能产

6、生64k个地址，亦即最多能够管理64K个内存单元。分段管理方法：将内存地址空间分为多个逻辑段，每个逻辑段最大为64K个单元。段内每个单元的地址码（偏移地址或相对地址）每个段设置段地址，以区分不同的逻辑段3.支持多处理器系统8088可工作于两种模式下，即：最小模式和最大模式。最小模式为单处理机模式。此时CPU仅止持有由少量设备组成的单处理机系统而不支持多处理器结构。控制信号总线的信号由8088CPU直接产生。最大模式为多处理机模式，此时CPU能支持系统总线上的多个处理器，由总线控制器提供所有总线控制信号和命令信号。2.2.28088CPU的外部引线及其功能8088和8086CPU都具有40

7、条引脚，采用双列直插式封装为了减少芯片的引线，8088的许多引脚具有双重定义和功能，采用分时复用方式工作，即在不同时刻，这些引线上的信号是不相同的8088的最大和最小两种工作模式可以通过引脚选择测试信号:执行WAIT指令，CPU处于空转等待;TEST有效时,结束等待状态。地址/数据线地址/状态线复用非屏蔽中断可屏蔽中断请求最小最大模式控制MN/MX=1,最小模式MN/MX=0,最大模式读信号总线保持请求信号总线保持响应信号写信号数据