微处理器总线与时序ppt课件.ppt

《微处理器总线与时序ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第五章微处理器总线操作与时序第五章微处理器总线操作与时序总线概述Intel8086/8088总线操作与时序微机系统总线技术第一节总线概述总线的分类总线的主要性能总线的发展一、总线的分类（1）片内总线：为CPU内部总线.（2）芯片总线：一般直接印刷在电路板上，用于连接各种芯片.（3）局部总线：是CPU及其外围芯片与局部资源之间的信息通道。这些资源可以是主板上的资源，也可以是插在扩展槽上的功能扩展板的资源，如显卡。PC机的局部总线包括EISA、VESA、PCI，AGP，PCI-E总线等。（4）系统总线：也称为板级总线，是用来与扩展槽上的各扩展板

2、相连接的总线。通常所说的总线就是这种总线。系统总线包括了局部总线。（5）通信总线：又称为外总线，用于微机系统与系统之间，微机系统与外部设备如打印机、磁盘设备或微机系统和仪器仪表之间的通信通道。二、总线的主要性能总线宽度指一次能同时传输的数据位数，如16位总线、32位总线总线频率指总线每秒能传输数据的次数传输速率指在单位时间内总线可传输的数据总量，用每秒能传输的字节数来衡量，单位MB/s。三、总线的发展ISAEISAVESAAPCIAGPPCI-XPCIExpressPC/XT1980’s1990’sMCA2000’s第二节Intel8086/8

3、088总线操作与时序8086/8088的时钟和总线周期8086/8088工作模式与处理器总线8086/8088的总线时序一、8086/8088的时钟和总线周期时钟周期CPU的基本时间计量单位，由主频决定8086的主频为5MHz，1个时钟周期就是200ns指令周期（InstructionCycle）执行一条指令所需要的时间总线周期(BusCycle)指令周期划分为一个个总线周期。当CPU要从存储器或输入输出端口存取一个字节就是一个总线周期一个最基本的总线周期由4个时钟周期组成如果想延长总路线周期，则在T3和T4之间可插入1~N个等待周期TW来延长

4、总线周期。一、8086/8088的时钟和总线周期（cont.）典型的BIU总线周期波形图二、8086/8088工作模式与处理器总线两种工作模式公共引脚定义最小模式和处理器总线结构最大模式和处理器总线结构（一）、两种工作模式公共引脚定义8086/8088的引脚图（一）、两种工作模式公共引脚定义（cont.）1．地址/数据总线AD15～AD0：分时复用地址/数据总线A19/S6～A16/S3：分时复用的地址/状态信号线存储读写操作总线周期的T1状态输出高4位地址A19～A16对I/O接口输入输出操作时，这4条线不用，全为低电平在总线周期的其他T状态

5、，这4条线用来输出状态信息S6始终为低电平S5是标志寄存器（PSW）的中断允许标志位IF的当前状态S3和S4用来指示当前正在使用的段寄存器S4和S3的功能S4S3段寄存器00当前正在使用ES01当前正在使用SS10当前正在使用CS，或未用任何段寄存器11当前正在使用DS（一）、两种工作模式公共引脚定义（cont.）2．控制总线两种模式下公用的8条控制引脚：（输入）：工作模式控制线。接+5V时，CPU处于最小工作模式；接地时，CPU处于最大工作模式。（输出，三态）：读信号，低电平有效。NMI（输入）：非可屏蔽中断请求输入信号，上升沿有效。INTR

6、（输入）：可屏蔽中断请求输入信号，高电平有效。RESET（输入）：系统复位信号，高电平有效（至少保持四个时钟周期）。READY（输入）：准备好信号，来自存储器或I/O接口的应答信号，高电平有效。（输入）：测试信号，低电平有效。（输出，三态）：它也是一个分时复用引脚。在总线周期的T1状态输出，在总线周期的其他T状态输出S7，S7指示状态（一）、两种工作模式公共引脚定义（cont.）8086最小模式下的基本配置（二）、最小模式和处理器总线结构8088最小模式下的基本配置（二）、最小模式和处理器总线结构（cont.）（二）、最小模式和处理器总线结构（

7、cont.）8086/8088CPU工作于最小模式时，有关引脚功能如下：（对8086，输出，三态）——存贮器I/O控制：区别CPU需要访问存储器（为高电平）还是访问I/O端口（为低电平）。（输出，三态）——写控制：写控制信号输出为低电平有效。（输出）——中断响应ALE（输入）——地址锁存允许：ALE信号是在总线周期内的第一个时钟周期内的正脉冲（输出，三态）——数据发送/接收：信号被用来控制8286/8287的数据传送方向。（输出。三态）——数据允许：数据允许输出信号低电平有效。HOLD、HLDA（HoldRequest输入，HoldAcknow

8、ledge输出）：HOLD信号是另一个总线主控制者向CPU请求使用总线的输入请求信号（高电平有效），通常CPU在完成当前的总线操作周期之后，CPU使H